Запоминающее устройство

(51) 4 БРЕТЕНИЯ АНИ ДЕТЕЛЬСТ ТОРСНОМ стирбанович 82,НАИЦЕЕ УСТРОЙСТВО тение относится к вычисли нике и может быть испольпроизводстве однокристаль оянного и полупостоянного(54) 3 АПО (57) Изоб тельной т зовано пр ных ЗУ по ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ(56) Патент СП 1 А Р 4346459,кл. С 11 С 11/40, опублик, 19Патент США Вф 4459685,кл. С 11 С 11/40, опублик. 19 типа. Целью изобретения является повышение надежности устройства, Устройство состоит из двух идентичныхчастей каждая из которых содержитосновные накопители 1 и 2 , дополнительные усилители 8,9 считывания,коммутаторы 12,13 дешифраторы 17,18адресов столбцов, группы блоков 21,22 сравнения, группы элементов И 23,24 и элемент ИЛИ 27. Числовые шиныосновных накопителей каждой частисоединены с выходами дешифратора адрса строк, выдача информации осуществляется через блок вывода. Повышениенадежности устройства осуществляетсяза счет независимой замены дефектныхстолбцов в каждой из частей запоминающего устройства. 2 ил.Изобретение относится к вычислительной технике и может быть использовано при производстве однокристальных ЗУ постоянного и полупостоянно 5го типа.Целью изобретения является повышение надежности устройстваНа фиг.1 приведена схема запоминающего устройства;.на Фиг.2 - схема 10блока сравнения.Запоминающее устройство (Фиг.1)содержит первый 1 и второй 2 основныенакопители, числовые шины 3 и 4 которых соединены с выходами дешифрато Гра 5 адреса строк и числовыми шинамипервого 6 и второго 7 дополнительныхнакопителей, Разрядные шины накопителей 1,2,6 и 7 подключены соответственно к первым 8 и вторым 9 основным 20усилителям группы и к первым 10 и вторым 11 дополнительным усилителям группыоУстройство содержит также первый12 и второй 13 коммутаторы, выходы 2514 и 15 которых соединены с соответ-,ствующими входами блока 16 вывода,первый 17 и второй 18 дешифраторыадреса столбцов с выходами 19 и 20,первые 21 и вторые 22 группы блоков 30сравнения, выходы которых соединенысоответственно с входами первой 23и второй 24 группы элементов И., входы 25 и 26 которых связаны с входамисоответственно первого элемента ИЛИ27, управляющими входами первых 10дополнительных усилителей группы и свходами второго элемента ИЛИ 28, управляющими входами вторых 11 дополни"тельных усилителей группы, 40На Фиг1 также показаны управляющие входы 29 и 30 коммутаторов 12 и13, входы 31 адреса строки, входы 32адреса столбца, вход 33 выборки,вход 34 управления программированием 45и информационные выходы 35. Блок сравнения (Фиг.2) содержит пережигаемые перемычки 36 и транзис-. торные ключи 37, Таким же образом стро ятся остальные блоки из первых 21 и вторых 22 групп блоков. Каждый такой блок оперирует адресом одного дефектного столбца, расположенного в накопителе 1 (блок 21) либо 2 (блок 22). Принцип работы ключей состоит в формировании высокого уровня сигнала при совпадении соответствующего разряда кода адреса опрашиваемого столбца с состоянием перемычки: пережжена - не пережжена.Накопители 1,2,6 и 7 представляют собой матрицы запоминающих элементов, Усилители 8-11 считывания предназначены для считывания информации из опрашиваемых элементов накопителей. Дешифраторы 17 и 18 состоят из нескольких одинаковых дешифраторов, (их количество равно половине одновременно считываемых символов),Запоминающее устройство работает следующим образомИнформационная емкость накопителей 1 и 2 одинакова, а их сумма составляет информационную емкость ЗУ. Если принять, что одновременно опрашиваются и элементов накопителей, то число опрашиваемых элементов в накопителях 1 и 2 соответствует и/2,Адреса дефектных столбцов определяются при обычном функциональном контроле ЗУ. При обнаружении одного или нескольких одноименно опрашиваемых столбцов в соответствующем накопителе ( или 2) адрес этого столбца запоминается в первом блоке 21 или 22, При одновременном появлении дефектов в одноименных стобцах накопителей 1 и 2 адреса стобцов Фиксируются отдельно в одном из блоков 21 и в соответствующем блоке 22 (практика показывает, что вероятность такого события ничтожна по сравнению с вероятностью появления одиночных дефектов). Информация в накопители 1 и 2 заносится в соответствии с назначением устройства (ПЗУ,ППЗУ, и др,) и принципом хранения информации. Пережигание перемычек в соответствующих блоках 21 и 22 осуществляется подачей необходимых напряжений на входы 33 устройства Если адрес 31 опрашиваемого столбца, расположенного в накопителе (2), совпадает с адресом, хранящемся в одном из блоков 21 (22), то на выходе соответствующего элемента И 23 (24) присутствует уровень "1" такой же уровень устанавливается и на выходе элемента ИЛИ 27 (28); этот сигнал коммутирует на вход блока 16 через коммутатор 12 (13) биты информации считанные не усилителями 8 (9), а усилителями 1 О (11), Таким образом, на выходе будет правильная информация. Единичный сигнал на шине 29(30)Корректор А.Зимокосо аказ 6369/45 Тираж 588 НИИПИ Государст по делам изобр 35, Москва, Ж-З Подпи сноомитета СССРоткрытийая наб д,4/5 нног ений Р ауш оектная,4 Производственно-полиграфическое предприятие, г.ужгород Формула изобретения Запоминающее устройство, содержащее первый и второй основные накопители, числовые входы которых соединены с соответствующими выходами дешифратора адреса строк, входы которого являются входами адреса строки устройства, числовые выходы первого и второго основных накопителей подключены к числовым входам соответст-. венно первого и второго дополнительных накопителей, разрядные выходы первого и второго основных накопителей .соединены с одноименными входами основных усилителей первой и второй групп, управляющие входы которых подключены к выходам первого и второго дешифраторов адреса столбцов, входы которых являются входами адреса столбца устройства, разрядные выходы первого и второго дополнительных накопителей соединены с одноименными входами дополнительных усилителей первой и второй групп соответственно, выходы которых подключены к информационным входам первых групп первого и второго коммутаторов соответственно, информационные входы вторых групп которых соединены с выходами основных усилителей первой и второй групп соответственно, выходы ервого и второго коммутаторов подклюены к соответствующим информационнымвходам блока вывода, выходы и управ"ляющии вход которого являютс соответственно информационными выходамии входом выборки устройства, управля-юший вход первого коммутатора соединен с выходом первого элемента 10 ИЛИ, входы которого подключены к управляющим входам дополнительныхусилителей первой группы и к выходамэлементов И первой группы, входыкоторых подключены к выходам соот ветствующих блоков сравнения первойгруппы, информационные входы которыхсоединены с входами адреса столбцаустройства, а управляющий вход подключен к входу управления программи рованием устройства, о т л и ч а ющ е е с я тем, что, с целью повышения надежности устройства, в неговведены второй элемент ИЛИ, втораягруппа элементов И и вторая группаблоков сравнения, причем управляющий вход второго коммутатора подключен к выходу второго элемента ИЛИ,входы которого соединены с выходамиэлементов И второй группы, входы 30 которых подключены к выходам соответствующих блоков сравнения второйгруппы, информационные и управляющий входы которых соединены соответственно с входами адРеса столбца и 35 с входом управления программированием устройства