Запоминающее устройство с контролем информации при записи

ЕЛЬСТВУ АВТОРСКОМУ С Цел нос 7 енное объ эленинаНови ри а 2СССР 1985 льст 29/О аз - су 54) ЗАПОМИНАЮ 1 ЦЕЕ У ОЛЕМ ИНФОРМАЦИИ ПР 57) Изобретение от ительной технике и ользовано для конт ормации в запомина ТРОИСТВО ЗАПИСИ осится к может бьС КОН даз вычись исв- .Сея записи ин щее оист СУДАРСТВЕННЫЙ НОМИТЕТ СССР О ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТ(7 1) Рижское производдинение ВЭФ им, В.И,Л(56) Авторское свиде1(ф 1262574, кл. С 11 ь изобретения - повышение наде ти устройства, Устройство соде жит накопитель 1, блок 2 местного управления, блок 3 контроля, реги 4 числа, распределитель 5 импульс формирователь 6 сигналов записи, мент И 7, регистр 8 адреса, дешиф тор 9 адреса, одновибратор 14, фо мирователь 15 выходных сигналов,т гер 16, счетчик 18 адреса ячеек и мяти, элементы И 19 и 22, счетчик адреса блоков памяти, блок 2 1 пор рядного сравнения, В устройстве о ществляется последовательная пере информации по каждому адресу чере определенный интервал времени, ра ный периоду опроса всех абонентов 1 ил.10 15 20 25 ЗО БО 55 1134Изобретение относится к вычислительной технике, может быть использовано для контроля записи информации в запоминающее устройство и является усовершенствованием устройствапо авт. св. У 1262574,Цель изобретения - повышение надежности устройства.На чертеже изображена функциональная схема запоминающего устройства.Устройство содержит накопитель 1,блок 2 местного управления, блок 3контроля, регистр 4 числа распределитель 5 импульсов, формирователь 6сигналов записи, элемент И 7, регистр8 адреса и дешифратор 9 адреса. Крометого, обозначены входы 10 и 11, выход12 результата сравнения и выход 13кода записанного числа устройства,Устройство также содержит одновибратор 14, Формирователь 15 выходныхсигналов, триггер 16, имеющий вход17, счетчик 18 адреса ячеек памяти,первый элемент И 19, счетчик 20 адреса блоков памяти, блок 21 поразрядногосравнения и второй элемент И 22,Устройство работает следующим образом.Установка в исходное состояние приподаче питания производится выходнымсигналом распределителя 5, .устанавливающего начальное состояние регистра 8 адреса и счетчиков 18 и 20,Управляющие импульсы с входа 10 устройства через блок 2 местного управления поступают на вход распределителя 5, работающего в режиме повторяющихся циклов. В течение каждого цикла распределитель 5 Формирует сигналпереключения ацреса и последовательность команд анализа поступившей информации,В начале. цикла формируется сигналпереключения адреса, поступающий какимпульс отсчета на вход регистра 8адреса, младшие разряды с выхода которого поступают на адресные входынакопителя 1, а старшие - на вход дешифратора 9, формующего сигналы обращения к конкретному блоку памятинакопителя 1.Во втором такте, цикла производится запись входной информации в регистр 4 числа и ее трансляция наинформационные входы накопителя 1 ивходы блока 3 контроля, При этом навыходе накопителя 1 .присутствует инФормация, ранее записанная по адре 3444 2су, поступившему из регистра 8, Сравнение вновь поступившей (входной) информации и предыдущей (выходной) информации накопителя 1 производится в блоке 3 контроля в течение этого же второго цикла.Третьим тактом цикла разрешаетсятрансляция результата сравнения через элемент И 7 на вход одновибратора 14 и далее через формирователь 15на выход 12 устройства. Если входнаяинформация не совпадает с выходной,сигнал о выхода блока 3 контроля,транслируемый элементом И 7, запускает одновибратор 14, сигнал с выхода которого разрешает трансляцию информации с выхода регистра 4 числана выходы 13 устройства. Таким образом, осуществляется передача не всейинформации, записанной в накопитель1, а только ее изменение,Результат сравнения (сигнал о несовпадении информаций) поступает на вход блока 2 местного управления, запрещая поступление управляющих импульсов в распределитель 5, Таким образом обеспечивается его остановка ипрекращается анализ на время передачи, Помимо этого сигнал о несовпадении информаций поступает на управляющий вход. триггера 16, который, срабатывая, формирует сигнал на вход формирователя 6 сигналов записи и разрешает прием импульса соответствующей команды из распределителя 5,Результат сравнения, поступившийна выход 12 устройства, может использоваться как сигнал контроля или каксигнал, управляющий работой запоминающего устройства с источниками пе.редачи и приема информации,Четвертым тактом цикла формируется команда записи, поступающая на информационный вход Формирователя 6 сигналов записи. При совпадении информации о наличии команды записи с сигналом обращения к блоку памяти накопителя 1, поступающего с выходов.дешифратора 9, на выходе формирователя 6 появляется команда записи входной инФормации в блок накопителя 1, т.е, входная информация, отличная от ранее записанной по данному адресу и переданная на выход 13 устройства, записывается в накопитель 1 и появляется на его выходах, что воспринимается блоком 3 контроля как сов1343444 падение информации. Сигнал с выходаблока 3 снимается.По окончании работы одновибратора14 запрещается выдача информации на5выходы 12 и 13 устройства, снимаетсязапрет с входа блок 2 местного управления и сигнал с управляющего входатриггера 16.В результате под воздействием управляющего импульса формируется пятый такт цикла работы распределителя5, устанавливающий триггер 16 в исходное состояние,Следующий управляющий импульс формирует следующий цикл работы распределителя 5 с анализом сигналов, поступивших по новому адресу, сформированному как двоичное число, большеепредыдущего на единицу. 20В случае возникновения сбоя по передаче информации, когда при несовпадении входной и выходной информации накопителя 1 информация на выходе 13 и сигнал на выходе 12 устройства не появляются, триггер 16 остается в исходном состоянии, записьизменения информации в накопительне происходит. Таким образом, вслучае сбоя останова всего устройства не происходит, а информация передается при повторных обращениях кданному адресу,Если при проведенном анализе входная и выходная информации накопителя1 совпадают, сигнал на выходе блока 3контроля не появляется, передача информации на выход 13,устройства и запись информации в накопитель 1 непроизводятся, так. как на входе формирователя 6 сигналов записи отсутствует разрешающий сигнаЛ с выхода триггера 16.После пятого такта поступившим управляющим импульсом открывается новый 45цикл работы, регистр 8 адреса переводится в новую адресную позицию, вкоторой устройство работает по описанному алгоритму. 50Во время каждого периода опроса всех абонентов при обращении к последнему блоку памяти накопителя 1 с последнего выхода дешифратора 9 адреса на вход счетчика 18 формируется импульс отсчета, сигналы с выходов разрядов которого поступают на элеВНИИПИ Заказ 4828/51 Т Произв,-полигр. пр-тие, г. мент И 19, который формирует импульсотсчета на счетчик 20, Сигналы с выходов счетчиков 18 и 20 постоянносравниваются с выходами формирователей младших и старших адресныхразрядов регистра 8 (не показаны),Так как счетчик 18 получает импульсотсчета один раз за период опросавсех абонентов, следовательно, совпадение адресов на блоке 2 1 происходит один раз за период, т,е, сигналпоследовательной передачи на выходеэлемента И 22 формируется также одинраз за период опроса всех абонентов.При этом количество передач внутрипериода не меняется, так как адресобъекта, по которому произойдет передача, принадлежит множеству адресовопрашиваемых объектов, т,е, скоростьпередачи информации практически неменяется. В то же время произойдетпоследовательная передача информациио каждом объекте,Формула изобретения Запоминающее устройство с контролем информации при записи по авт, св.Р 1262574, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности устройства, в него введены счетчик адреса ячеек памяти, счетчик адреса блоков памяти, блок поразрядного сравнения, первый и второй элементы И, причем счетный вход счетчика адреса ячеек памяти подключен к последнему выходу дешифратора адреса, установочные входы счетчика адреса ячеек памяти и счетчика адре.са блоков памяти соединены с одним из выходов распределителя импульсов, выходы разрядов счетчика адреса ячеек памяти соединены с входами первого элемента И, выход которого подключен к счетному входу счетчика адреса блоков памяти, входы первой группы блока поразрядного сравнения соединены соответственно с выходами разрядов счетчика адреса ячеек памяти и счетчика адреса блоков памяти, входы второй группы блока поразрядного сравнения соединены с выходами регистра адреса, выходы блока поразрядного сравнения подключены к входам второго элемента И, выход которого соединен с управляющим входом блока контроля.ираж 589 ПодписноеУжгород, ул. Проектная, 4