Запоминающее устройство

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК аи,13416 ь 4 С 06 Р 11/00 ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙОПИСАНИЕ ИЗОБРЕТЕНИН АВТОРСНОМУ СВИДЕТЕЛЬСТВУ(61) 1184009(56) Авторское свидетельство СУ 1184009, кл, С. 06 Г 11/00, 1(57) Изобретение относится к вычислительной технике и может быть использовано при построении системхранения информации. Цель изобретенияупрощение устройства, Устройство содержит регистр 1 адреса слова, регистр 2 адреса начального слова, сумматор 3, блок 4 памяти, блок 5 сдвига, регистр 6 строки и шифратор 7.Запоминающее устройство предназначено для хранения и выборки последовательности (строки) битов, начинающейся в произвольном разряде машинного слова. В зависимости от того,в каком из блоков памяти начинаетсястрока, устройство обеспечивает требуемую адресацию начального и концевого фрагментов строки, а блок 5 выполняет соответствующие сдвиги считанных фрагментов и формирование выходного кода, заносимого в регистр 6.2 з.п. ф-лы, 2 ил.1341641 лучая тем самым на выходе адрес +1.С выхода регистра 2 адреса начального бита (с его старшего разряда) навход шифратора 7 поступает одноразрядный код адреса р (номера) блокапамяти, хранящего начало строки. Наинформационные входы блока 8 коммутации адреса поступают адреса:- свыхода регистра 1 адреса слова и1+1 - с выхода сумматора 3. На управляющие входы блока 8 коммутации адреса поступает код от шифратора 7.Блок 8 коммутации адреса пропускаетадреса на первый блок 15 памяти с регистра 1 или сумматора 3 в зависимости от выходного кода шифратора 7.Навторой блок 16 памяти всегда пропускается адрес с регистра 1 адреса слова. Изобретение относится к вычислительной технике, может быть использовано при построении систем храненияинформации и является,усовершенствованием известного запоминающего устройства по авт. св. Р 1184009.Цель изобретения - упрощение устройства.На фиг. 1 изображена структурнаясхема запоминающего устройства, нафиг. 2 - размещение п-разрядной строки битов в блоках памяти,Запоминающее устройство (фиг. 1)содержит регистр 1 адреса слова, регистр 2 адреса начального бита, сумматор 3, блоки 4 памяти, блок 5 сдвига, регистр 6 сдвига, шифратор 7,блок 8 коммутации адреса, адресныевходы первой 9 и второй 10 групп,информационные выходы 11. Шифратор 7содержит элемент НЕ 12 и Формирователь 13 импульсов. Блок 8 содержитгруппу мультиплексоров 14. Блоки 4памяти содержат первый 15 и второй16 блоки памяти.Блок 5 сдвига содержит первую 17и вторую 18 группы демультиплексоров,первую 19 и вторую 20 группы элементов ИЛИ, регистр 21 сдвига влево и.регистр 22 сдвига вправо,5 10 15 20 Таким образом, в блоке 8 Формируются одинаковые адреса для блоков 15 и 16 памяти, если строка начинается в первом блоке (старший разряд регистра адреса начального бита нулевой. т.е. р = О), если строка начинается во втором блоке (старший разряд регистра 2 адреса начального бита единичный, т.е. Р = 1). С выходов блоков 15 и 16 памяти слова поступают в блок 5, на информационные входы демультиплексоров 17 и 18 соответственно. На управляющие входы демультиплексоров подается код от шифратора 7. При р =0 (строка начинается в блоке 15) выходное слово блока 15 через демультиплексоры 17 и элементы ИЛИ 19 поступает на регистр 21, где и сдвигается влево на число разрядов, соответствующее адресу начального бита. Аналогично выходное слово блока 16 через демультиплексоры 18 и элементы ИЛИ 20 поступает на регистр 22. Параметр сдвига поступает на управляющие входы регистров 21 и 22 с выхода регистра 2 адреса начального бита. При р =1 (строка начинается в блоке 16) выходное слово блока 16 через демультиплексоры 18 поступает на элементы ИЛИ 19 и далее на регистр 21. Выходное слово блока 15 памяти через демультиплексоры 17, элементы ИЛИ 20 поступает на регистр 22. С выхода блока 5 сдвига последовательность битов поступает на входы регистра 6 строки. На этом работа устройства заканчивается,На фиг. 2 показаны возможные общие варианты размещения и-разрядного слова (строки битов) в двух блоках .памяти (ь - слово начинается в первом блоке 15, а заканчивается во втором блоке 16, в этом случае Физические адреса фрагментов слон в блокахпамяти одинаковы; Е - слово начинается во втором, а заканчивается в 40первом блоке памяти, при этом физический адрес концевого Фрагмента слова на единицу больше адреса его начального Фрагмента),В регистре 1 адреса слова содер- Ф 5жится адрес слова внутри блока памяти,в котором начинается строка. Старшийразряд регистра 2 адреса начальногобита содержит номер ("0" или "1")блока памяти, в котором начало стро рки, остальные разряды этого регистрауказывают на номер начального бита,Устройство работает следующим образом.С регистра 1 адреса слова код адреса поступает одновременно на сумматор 3 и блок 8 коммутации адреса.Сумматор 3 добавляет к коду 1 адресаслова единицу в младшем разряде, по 1341641Формула изобретения 1. Запоминающее устройство по авт. св. У 1184009, о т л и ч а ющ е е с я тем, что, с целью упрощения устройства, в нем выходы шифратора подключены к дополнительным управляющим входам блока сдвига102, Устройство по п. 1., о т л и- ч а ю щ е е с я тем, что шифратор содержит элемент НЕ и формирователь импульсов, выходы которых являются выходами шифратора, входы элемента НЕ и формирователя импульсов объединены и являются входом шифратора.3. Устройство по п. 1, о т л ич а ю щ е е с я тем, что блок сдвига содержит первую и вторую группу 20 демультиплексоров, первую и вторую группы элементов ИЛИ, регистр сдвига влево и регистр сдвига вправо, причем информационные входы демультиплексоров являются информационными 25 входами блока, первый и второй выходы каждого демультиплексора первойгруппы подключены соответственно кпервому входу соответствующего элемента ИЛИ первой группы и первомувходу соответствующего элемента ИЛИвторой группы, первый и второй выходы каждого демультиплексора второйгруппы подключены соответственно квторому входу соответствующего элемента ИЛИ первой группы и второмувходу соответствующего элемента ИЛИвторой группы, выходы элементов ИЛИпервои и второй групп соединены свходами регистра сдвига влево и регистра сдвига вправо соответственно,выходы регистра сдвига влево и регистра сдвига вправо являются выхо:дами блока, управляющие входы регистра сдвига влево и регистра сдвига1вправо являются основными управляющими входами блока, управляющие входы мультиплексоров являются дополнительными управляющими входами блока..Максийишинец Я.Дылын ре еда аказ 4438/53 Тираж ВНИИПИ Государ по делам изоб 113035, Москва, Ж 672 Птвенного комитета СССетений и открытий5, Раушская наб., д. писно жгород, ул. Проектн оизводственно-полиграфическое предприятие