Запоминающее устройство с идентификацией ошибок
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
(19) (11 51) 4 с-)С 29/( ВЕННЫЙ КОМИТЕТ СССРИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ГОСУД ПО ДЕ ОПИСАНИЕ ИЗОБРЕТК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ О 19(57) Изобретение относится к вычислительцои тесник)., можст быть исис)льзовацо ири рс)зрабстке зс)цс)мицающи устрсйстн ЦВЧ и устройстн передачи ицформаиии с коррекцией мцс)гскратцыс ошибок и является усонершецсг)инацием известного запсмицак- исегс устройства с идентификацией сииибок ио и. с.,% 189264. 11 ель изобретеция цовышецие надежности устройстна. Устрсйстно ссдержит накопитель 1, первый 2, нтсрой 3 и третий 4 блоки кодирования, первый 6, второй 7 и третий 8 формирователи синдромов, блок 9 а)сализа сицдромон, блок 1 О сравнения и слокпостоянной памяти. Устройство 1 ьомимо осцовцой фуцкпии, заключающейся в идентификации ошибки, возникающей н накопителе, с)бцаруживает ошибки блокон кодирования, формирователей синдромов, блока анализа, т.е. локализует неисправность с тсчцсстью до группы блоков. Лостоверцая локализация обеспечивается при . и 2-кратцык ошибкак в блске анализа и формирователей сицлромсн.ил.,табл.1 О 5, =е,9 еОМ,Формула изобретения 55 Изобретение относится к вычислительной технике, может быть использовано цри разработке запоминающих устройств 1 сВМ и устройств передачи информации с коррекцией многократных ошибок и является усовершенствованием известного за цом и цающего устройства с идентификашгси ошибок по авт. св.1189264.(сель изобретения - повышение надежности устройства.На чертеже представлена структурная схема предложенного устройства.Устройство содержит накопитель 1, идентичные первый 2, второй 3 и третий 4 блоки кодирования, блок 5 декодирования, идентичные первый 6, второй 7 и третий 8 формирователи синдрома, блок 9 анализа синдромов, блок О сравнения и блок 11 цостояццой памяти, имеющий управляющий вход 2 и выходы 13 и 4.Вход устройства представляет собой совокупность К шин (для К-разрядцых слов, записываемых в накопитель 1). Накопитель 1 может быть построен на любых запомицдкщих элементах, в частности на иодуцроводциковых интегральных схемах памяти (цени управления здписью и считыванием, д также адресные цепи накоцителяце показаны). Блоки 2 -4 выполнены либо в виде совокупности цепочек полусуммдторов, осуществляюгцих суммирование пс модулю два тех разрядов входного к;(а, позициям которых соответствуют единицы в соогвстствуюгцей строке проверочной матрицы корректирующего кода, либо в виде блоков постоянной памяти ( БПП) . 11 оследнее предпочтительнее. В видс БГ 1 П целесообразно выполнить и блок 5 декодирования, цри этом оц аналогичен глокам 2 -4, а отличается от них только записанной в БПП информацией. Для рассматриваемогоого случая К, ем кость каждого из блоков 25 равна 2" 11-разрядных слов. Формирователи 6 8 состоят из К цолусумматоров и выполняют операцию сложения по модулю два двух К-разрядных слон, подаваемых ца их входы.Блок 9 анализа синдромов, в отличие от известного устройства, выполнен в виде двух блоков постоянных накопителей: адресные входы одного из них соединены с выходами другого, адресные входы котороп соединены с выходами второго 7 формирователя синдрома, управляющие входы обоих БПП шдключены к шинам разрешающих потенциалов (не показаны), а их выходы являются выходаи блока 9.В режимах записи, хранения и считывания как информационные, так и контрольные разряды устройства могут быть искажены. Это эквивалентно црибавлению к ним по модулю два помех,"соответственноИе, и е. Если в накопитель 1 записывались сигналы Х и ХОМ, то при считывании на 15 20 25 30 35 40 45 50 выходах накопителя получим соответственно сигналы Хое и ХоМ Эе,. Эти сигналы цоступают на входы блоков 3 и 5, на выходах которых соответственно возникают сигналы(Хс(эе, )ОМи (Х(МсТэе )ОМ= ХЭНОМ., где М -- матрица, на основе которой построен блок 5 декодирования.На выходе формирователя 6 получим сигнал на выходе формирователя 7-, =еЯе,вМСигналы синдромов , и 5, поступают на входы блока 9 анализа синдромов, Рассмотрим далее работу устройства при конкретном значении Ки конкретных матрицах М и М, представляющих собой матрицы инцидентности неполных сбалансированных симметричных блок-схем (11, 5, 2) Значения синдромов , и 5, в зависимости от кратности ошибок накопителя , и значений помех е, и е, приведены в таблице.П римеча ние. Матрица-строка, состоящая из единиц и нулей и содержащая ровноединиц, расположенных на произвольных позициях, обозначена через ), )=О, 1,2,3.В соответствии с таблицей, информация записана в два БГП, входящих в состав блока 9 анализа синдромов.Таким образом, после поступления с выходов первого 6 и второго 7 формирователей синдрома сигналов на входы блока 9 на его выходах цоявляются сигналы е, и е, которые поступают ца входы третьего блока 4 кодирования и третьего формирователя 8 синдрома, на выходе последнего сигнал равен е, О МЮ ет.е. Ь . Этот сигнал поступает на один из водов блока 10 сравнения, на другой вход которого подан сигнал 5, с выхода второго 7 формирователя синдрома. При правильной работе блоков 3 - 10 сигнал ца выходе блока 10 равен О, что свидетельствует об отсутствии ошибок в блоках 3 -10. Если хотя бы один из них работает неправильно вследствие отказов отдельных элементов, сбоев, помех то, очевидно, сигнал на выходе блока 10 це будет равен 0. Сигнал на выходе блока 10 имеет структуру синдрома Е, Ф . сэ М так, что с помощью блока 11 можно не только обнаружить ошибку, но и идентифицировать ее составляющие Е, и Е,. Запоминающее устройство с идентификацией ошибок по авт. св. М 189264, отличаюи 4 ееся тем, что, с целью повышения надежности устройства, в него введены третий формирователь синдрома, блок срав312647 1знения, блок постоянной памяти и третий блок кодирования, вход которого подключен к одному из выходов блока анализа синдромов, выход - к первому входу третьего формирователя синдрома, второй вход которого соединен с другим выходом блока анализа синдромов, входы блока сравнения подключены соответственно к выходам второго и третьего формирователей синдрома, а выход соединен с одним из входов блока постоянной памяти, другой вход и выходы которого являются соответственно управляюшим входом и выходами устройства. Е 2 е,Составитель В. РудаковРедактор В. Данко Текред И, Верее Корректор Г. РегнетникЗаказ 1847/51 Тираж 590 ГодписноеВНИИПИ Государственного комитета СССР по делам изобретений и открытий113035, Москва, Ж - 35, Раушская наб., д, 415Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4
СмотретьЗаявка
3871616, 08.02.1985
ПРЕДПРИЯТИЕ ПЯ А-1178
КУЛТЫГИН АНАТОЛИЙ КОНСТАНТИНОВИЧ, ВАРИЕС НИНА ИОСИФОВНА
МПК / Метки
МПК: G11C 29/00
Метки: запоминающее, идентификацией, ошибок
Опубликовано: 23.05.1987
Код ссылки
<a href="https://patents.su/3-1312647-zapominayushhee-ustrojjstvo-s-identifikaciejj-oshibok.html" target="_blank" rel="follow" title="База патентов СССР">Запоминающее устройство с идентификацией ошибок</a>
Предыдущий патент: Буферное запоминающее устройство
Следующий патент: Оперативное запоминающее устройство
Случайный патент: Состав для уменьшения слеживаемости хлористого калия