Запоминающее устройство с автономным контролем

(19) (И СССР ЬПЪЙ П И ВТОРСК 1) 9 1) 3 н с выходом один выхо рного реги ой выход элементов И ых подключены атора, а выхо ервого регист сумматоров п ы с выходом в вторые входы в ассоциа ивн сумматоров п соответств в ассо(46) 0 (72) В (53) 6 (56) 1 М 9360 о О НАЮЩЕЕ УС ТРОЛЕМ по тлича Ю с цельюства, он атбры по к контрол ТРОЙСТавт.вшеповышео соде теля, два п ному пител иэ.вх выходыдключеныэ входовходамдов втор ржит два,де го я, вх СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК ОСУДАРСТВЕННЫЙ КОМИТЕТО ДЕЛАМ ИЗОБРЕТЕНИЙ И АНИЕ ИЗО ОМУ СВИДЕТЕЛ 6033480 52/18- 2 4,(54) 57) ЗАПОМ С АВТОНОМНЫМ КО св, В 936033, о е с я тем, что надежности устр . элементы И, сумм дешифратор и бл(511 С 11 С 29/О торого соединерегистра слова из входов пе входы котор ходам дешиф гим входам первые входы два соедине гистра слов первогос одним тра слос первы-вторыек вы ды - к друа слова,модулю орого ре- с одниго накопимодулю нно кодциативного нафратора и.одноммутатора.ходом второго регистра слова, вторые входы - с одними из выходов ассоциативного накопителя, выходысумматоров по модулю два подключены соответственно к одному иэ входовассоциативного накопителя, входам дешифратора и одним из входов второго коммутатора.На чертеже изображена структурная схема предлагаемого устройства.Устройство содержит адресныйблок 1 памяти, состоящийиз адресного блока 2 матричного накопителя 3, усилителей 4 записи-считывания и первого регистра 5 слова, второй регистр 6 слова и ассоциативный накопитель 7, который имеет приэнаковую часть 8 для хранения поразрядной суммы по модулю два кодовых слов,. представляющий из себя двоичный код номеров отказав-, ших разрядов функциональную часть 9 для подмены отказавших разрядов и аргументную часть 10 для запоминания адреса отказавших ячеек адресного блока 1 памяти.Устройство также содержит первый 11 и второй 12 коммутаторы, адресный вход 13, блок 14 контроля, элементы И 15, сумматоры 16 по модулю два, дешифратор 17. Устройство имеет вход 18 и выход 19.Устройство работает следующим образом.В паузах между внешними обращевиями производится контроль работоспособности ячеек памяти адресного блока 1 памяти. При обнаружении отказов в какой-либо ячейке памяти определяется кратность ошибки и адрес неработоспособной ячейки памяти записывается в аргументную часть 10 накопителя 7, причем кратность ошибки соответствует количеству разрядов функциональной части 9 накопителя 7. Обнаружение отказов производится с помощью регистра 6, на который последовательно считывается, из ячейки памяти прдьюй и обратный код числа. Одновременно с записью адреса в накопитель 7 код с регистра б поступает на.сумматоры 16 по модулю два, где формируется поразрядная сумма по модулю два кодовых слов, представляющих иэ себя двоичный код номеров отказавших разрядов. Например, если отказали 2-й, 4-й, 9-й разряды ячейки памяти, то на выходе сумматоров 16 сформируется код 1111, так как 00103010001001 = 1111.Этот код записывается в признаковую часть 8 соответствующей ячейки памяти накопителя 7.При обращении к запоминающему устройству по адресу, установленному на входе 13, происходит одновременное обращение как к адресному блоку 1, так и к ассоциативному накопители 7. Изобретение относится к запоминающим устройствам,По основному авт. св. Р 936033известно устройство, содержащее ассоциативный накопитель, одни информационные входы которого подключены к 5выходам первого коммутатора, выходы -к одним иэ входов второго коммутатора, а другие информационные входыассоциативного накопителя подключенык входам адресного блока и являются 10адресными входами устройства, матричный накопитель, адресные. входы которого подключены к выходам адресногоблока, а информационные входы ивыходы - к одним иэ выходов и входов 5усилителей записи-считывания соответственно, первый регистр слова,, входы и выходы которого подключенык другим выходам и входам усилителей записи-считывания, второй коммутатор, одни из выходов которогоподключены к одним из входов первогорегистра слова другие входы которого являются информационными входамиустройства, одни входы первого коммутатора подключены к одним из выходов первого регистра слова, другиевыходы которого являются выходамиустройства, второй регистр слова,входы которого подключены к выходамусилителей записи-считывания, а З 0выходы - к другим входам первогои второго коммутаторов 1 .В этом устройстве при записи исчитывании данных производится контроль работсспособности ячеек памяти. 35При записи разряды кодовой комбинации, соответствующие отказавшимразрядам ячейки памяти, заносятся. в ассоциативный накопитель. При считывании кодовой комбинации отказавшие разряды ячейки подменяются данными из ассоциативного накопителя.Однако, если после записи кодовойкомбинации возникает отказ, то работоспособность такого устройства наРушается.Таким образом, недостатком данногоустройства является низкая достоверность считываемых данных.Цель изобретения - повышение надежности устройства за счет повышениядостоверности считывания данных.Поставленная цель .достигаетсятем, что в запоминающее устройствос автономнМм контролем введены элементы И, сумматоры по модулю два, 55дешифратор:и блок контроля, вход которого соединен с выходом первого регистра слова, один выход - с однимиэ входов первого регистра слова, адругой выход - с первыми входами зле ментов И, вторые входы которых подключены к выходам дешифратора, авыходы - к другим входам первогорегистра слова, первые входы сумматоров по модулю два соединены с выЗапись данных производится следующим образом Записываемое слово свхода 18 поступает иа регистр 5. Еслипри ассоциативном поиске в накопителе 7 не обнаружен адрес, поданный навход 13, то следовательно, в ячейкепамяти нет отказов. С помощью блока 14 контроля формируется признакнечетности (контрольный разряд) изаписывается в соответствующий разряд регистра 5. Затем слово иэ регистра 5 в прямом коде через усилители 4 записи-считывания записывается в ячейку матричного накопителя 3,Если при ассоциативном поиске в 15накопителе 7 обнаружен адрес, поданный на вход 13, то, следовательно,в ячейке памяти имеются отказавшиеразряды. Обратный код слове из регистра 5 через усилители 4 эаписисчитывания записывается в накопитель 3, а затем считывается на регистр б. Затем прямой код слова изрегистра 5 аналогично записываетсяв накопитель 3 и считывается иэнего на,регистр 6Код с регистра бпоступает на сумматоры 16 по модулюдва, где формируется кодовая комбинация для подтверждения или коррекции содержимого соответствующейячейки памяти призиаковой части 8 .фнакопителя 7. Необходимость этогообусловлена тем, что за.время,прошедшее с,момента записи кодовойкомбинации в признаковую часть 8накопителя 7, в ячейке памяти могли 35отказать еще некоторые разряды.Одновременно код с регистра б поступает на коммутатор 11, с помощьюкоторого производится занесениеразрядов слова из регистра 5, соответствующих отказавшим разрядамячейки памяти, в функциональнуючасть 9 накопителя 7. Затем иэ ячей-.ки накопителя 3 производится считывание прямого кода слова на регистр 5.45Этот код поступает в блок 14 контроля, н котором формируется контрольный разряд и заносится в соответствующий разряд регистра 5. Содержимоерегистра 5 записывается через усилители 4 записи-считывания в накопитель 3. Контрольный разряд, такимобразом, формируется с учетом имеющихся отказов и предназначен для.выявления ошибок, вызванных отказами, возникающими после записи данных.Считывание данных производитсяследующим образом. С входа 13 поступает адрес считываемого слова наадресный блок 2, ассоциативный накопитель 7. Если при ассоциативномпоиске в накопителе 7 не обнаруженадрес, поданный на вход 13, то,следовательно, в ячейке памяти небыло отказавших разРядов. Слово из 65 накопителя 3 записывается через усилители 4 записи-считывания в регистры 5 и 6. Код иэ регистра 5 поступает в блок 14 контроля, где проверяется выполнение контрольного соотношения. Если отказов не возникло, или возник отказ, характер которого совпадает с хранимой информацией, то контрольное соотношение выполняется. При этом блок 14 контроля вЫцает сигнал "0" и производится подача слова иэ регистра 5 на выход 19. Если вознгк отказ разряда, искажающий хра- нклое слово, то контрольное соотно-, шение не выполняется, Блок 14 контроля при этом вцдает сигнал ф 1", Далее " производится следующее. Адрес ячейки памяти заносится в аргументную часть 10 накопителя 7. Обратный код слова из регистра 5 записывается в ячейку накопителя 3 и считывается на регистр б. Код иэ регистра б поступает на сумматоры 16 пб модулю два, где формируется номер отказавшего разряда. Сформированный код передается на вход дешифратора 17 и в приэнаковую часть 8 накопителя 7. На одном из выходов дешифратора .17 появляется единичный сигнал, который проходит через соответствующий элемент И 15, так как блок 14 контроля при этом выдает сигнал ф 1 ф. Единичный сигнал с выхода элемента И 15 поступает на соответствующий разряд регистра 5 и инвертирует его. Истинное значение этого разряда через коммутатор 11 заносится в функциональную часть 9 накопителя 7. Это необходимо для того, чтобы сохранить работоспособность устройства в случае, если в. этой ячейке возникнет еще один отказ. Далее исправное слово иэ регистра .5 выдается на выход 19.Если при считывании данных в на- . копителе 7 обнаружен адрес, поданный на вх(щ 13, тоследовательно, в ячейке памяти имеются отказавшие разряды. Слово в прямом коде иэ накопителя 3 через усилители 4 записи- считывания считывается на регистры 5 и 6. Затем из регистра 5,в эту же . ячейку памяти записывается обратный код слова и считывается на регистр б,Далее целесообразно рассмотреть два случая: новых отказов после записи данных не возникло; возник отказ после записи данных.Рассмотрим первый случай. Пусть в ячейке памяти ранее отказали 2-й, 4-й и 9-й разряды, а .после записи данных новых отказов не возникло. Код с регистра б, а также содержимое признаковой части 8 накопителя 7 поступают иа сумматоры 16 по модулю два где формируется поразрядная сумма по модулю два коцовыхслов, представляющих иэ себя цвоичные коды номеров отказавших1010659 Составитель В. РудаковРедактор Н. Стащишина Техред С,Мигунова Корректор Л, Бокшан Заказ 2495/39 Тираж 592 ВНИИПИ ГосударственногЬ комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5Подписное Филиал ППП "Патент", г, Ужгород, ул. Проектная, 4 Разрядов, и содержимого признаковой части 8 накопителя 7, Для рассмат-.риваемого примера сформируется код ,)000, так как001030100 О+ ООЩ+3.111 = 0000 . 5 Код 0000 свидетельствует о том, что новых отказов не возникло, При этом код с регистра 5 поступает в блок 14 контроля, который ныдает сигнал "Оф. Содержимое функциональной час ти 9 (для рассматриваемого примера истинные значения 2-го,4-го и 9-го разрядов) через коммутатор 12 поступает на регистр 5, Далее исправленное слово иэ регистра 5 выдается на 15 выход 19. Рассмотрим второй случай. Пусть в ячейке памяти ранее отказали 2-й, 4-й и 9-й Разряды, а после записи данных отказал 7-й разрядКод с регистра 6, а также содержимое признаковой части 8 накопителя 7 поступают на сумматоры 16 по модулю два, где формируется код 0111, так как 0010801008011181003(+)1111=0111. Код 0111 указывает на то, что после записи данных 7-й разряд отказал. Далее может возникнуть две ситуации: либо отказавший после записи данных разряд согласован с хранимой информацией, либо нет.Если имеет место первая ситуация, то, следовательно, искажения записанного слова не произошло и блок 14 . контроля пои этом. вьщает сигнал ")". З 5 Код 0111 с сумматоров 16 по модулю два поступает на коммутатор 12, обеспечивая блокировку выдачи в 7-й раз,ряд регистра 5 содержимого функциональной части 9 накопителя 7. Тем .40 самым обеспечивается правильнаяподмена отказавших ранее разрядов,т.е, 2-го, 4-го и 9-го. Истинные значения этих разрядов из функцио нальной части 9 накопителя 7 пере даются в регистр 5 через коммутатор 12, Затем слово иэ регистра 5 выдается на выход 19. Кроме того, как и при считывании слова из ячейки памяти, где ранее не было отказа, а после записи данных возник, производится подмена всех отказанших разрядов. При этом выбирается свободная ячейка памяти накопителя 7, в которой функциональная часть на один разряд больше, .чем у используемой ранее.Если имеет место вторая группа, то блок 14 контроля при этом выдает сигнал "1", так как произошло искажение записанного слова, Аналогично предыдущей ситуации, через коммутатор 12 из функциональной части 9 накопителя 7 передаются в регистр Ь иСтинные значения 2-го, 4-го и 9-го разрядов. Кроме того, код 0111 из сумматоров 16 по модулю два поступает на дешифратор 17. Это приводит к появлению единичного сигнала на соответствующем выходе дешифратора 17, который через один из элементов И 15 поступает на 7-ой разряд регистра 5 и инвертирует его. Далее слово из регистра 5 поступает на выход 19 и как и в предыдущей ситуации производится подмена отказавших разрядов ячейки памяти с учетом разряда, который отказал после записи слона.Таким образом, предлагаемое устройство в отличие от известного 11 сохраняет работоспособностьв том случае, если после записи данных в ячейку памяти отказывает один раэ. ряд. Это приводит к повышению достоверности считынания данных и, следовательно, надежности устройства.