Оперативное запоминающее устройство с блокировкой неисправных ячеек памяти

1 С 110 ЕНИЯ У СУДАРСТВЕННЫЙ КОМИТЕТ ССС О ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬ М АВТОРСМОМУ СВИДЕТЕЛЬСТ.(56) 1. Авторское свидетельство СССР 9 492935, кл. 6 11 С 29/00, 1975.2. Авторское свидетельство СССР 9 515158, кл, 0 11 С 11/00, 1976(54)(57) 1. ОПЕРАТИВНОЕ ЭАПОМИНА 1 ЩЕЕ УСТРОЙСТВО С БЛОКИРОВКОЙ НЕИСПРАВНЫХ ЯЧЕЕК ПАМЯТИ, содержащее адресный накопитель, выходи которого подключены к входам усилителей, а входы - . соответственно к выходам адресного блока и выходам блока записи информации, группы регистров, формирователи сигналов, блок. управления, первый регистр, элемент ИЛИ и группы элемен. тов И, причем выходы усилителей подключены к первым входам элементов И первой группы. выходы которых соеди.нены с входами регистров первой груп,пы, а вторые вхбды подключены к стробирующему выходУ блока управления, установочный, адресный и считывающий, выходы которого соединены с входами, адресного блока, а выход разрешения считывания подключен к первым входам элементов И второй группы, первые входы элементов И третьей группы соединены с одними из выходов первого регистра, вход которого Йодключен к выходу первого Формирователя сигналов, первые входы элементов И четвертой группы соединены с выходом разрешения записи блока управления, вьйод запрета которого подключен к управляющему входу блока записи информации, вторым входам элементов: ,И третьей группы и первым входам элементов И пятой группы, вторые входы которых соединены с другими .выходами первого регистра, а третьи входы - с выходами регистров второйгруппы, одни из входов которых подключены к выходам элементов И четвертой группы, первый и вторые входи элементов ИЛИ соединены соответственно с выходами элементов И тре-тьей группы и выходами элементов И пятой группы, выходы регистров тре- тьей группы поцключены соответственно к входу первого формирователясигналов и входу второго Формирователя сигналов, выход которого соединен с вторыми входами элементов И второй группы, выходы которых и вторые входы элементов И четвертой группы являются соответственно ин. Формационными выходами.и входами убЪ- Е ройства, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности устройства, в него введены блоки свертки, блок контроля и коррек- С ции, коммутаторы, второй и третий регистры, первый шифратор, первая Я группа сумматоров по модулю два, формирователь номера исправной ячей. ки памяти, ассоциативный накопитель и блок обнаружения некоррек тируемых ошибок, причем входы и .одни из выходов блока контроля и коррекции подключены соответственнок выходам регистров первой группы и одним из входов первого коммутатора, выходы которого соединены с третьими входами элементов. И второй и третьей групп, входы второго регистра подключены к выходам элементов И первой группы, а выходы - к одним из входов формирователя номера исправ- фЬ ной ячейки памяти, другие входы которого соединены с выходами первого формирователя сигналов, другие выходы блока контроля и коррекции подключены к входам третьего регистра, выходы которого соединены с входами блока обнаружения некорректируемых ошибок и входами перво1014033 го шифратора, выходы которого подключены к входам первой группы входов ассоциативного накопителя, входы второй группы входов которого соединены с выходами формирователя номера исправной ячейки памяти, а входы третьей группы входов - с выходами адресного блока, входы сумматоров по модулю два первой группы и одни из входов второго коммутатора подключены к выходам элементов ИЛИ, выходы ассоциативного накопителя соединены с другими входами первого и второго коммутаторов, выходы сумматоров по модулю два первой группы и выходы второго коммутатора подключены к входам блока записи информации, входы блоков свертки соединены с выходами элементов И четвертой группы, а выходы - с другими входами регистров второй группы выходы блока обнаружения некорректируемых ошибок являются выходами отказов устройства.2. Устройство по н.1, о т л и - ч а ю щ е е с я тем что блок контроля и коррекции содержит группы сумматоров по модулю два и шестую группу элементов И, причем входы сумматоров по модулю два второй группы являются входами блока, входы сумматоров по модулю два третьей 1Изобретение относится к вычислительной технике и может найти применение для построения высоконадежной памяти в многопроцессорных системах. -5Известно запоминающее устройство с блокировкой неисправных ячеек памяти, которое содержит накопитель, .включающий основное и дополнительное поля элементов памяти, первый регистр 10 адреса, дешифратор. адреса, регистр числа, второй регистр адреса, допол,нительный регистр, схему сравнения, счетчик и блок управления 11.Недостатком этого устройства является его сложность.Наиболее близким техническим решением к изобретению является оперативное запоминающее устройство сблокировкой неисправных ячеек памяти, содержащее накопитель, блок усилителей считывания, элементы И, регистры чисел, шины выдачи яисел, блок записи-регенерации, адресный блок, блок управления, дополнительный регистр маски, дополнительные элементы И, дополнительные регистры чисел,группы и первые входы сумматоровпо модулю два четвертой группы подключены к одноименным .входам сумматоров по модулю два второй группы,выход каждого из которых соединен с первыми входами соответствующихэлементов И шестой группы, выходкаждого сумматора по модулю два тре тьей группы подключен к второмувходу соответствующего элемента И шестой группы, выходы элементов И, шестой группы сбединены с вторыми,входами сумматоров по модулю два,четвертой группы, выходы которыхи выходы сумматоров по модулю двавторой группы являются выходами блока. 3. Устройство по пп.1 и 2, о тл и ч а ю щ е е с я тем, что блокобнаружения некорректируемых ошибоксодержит первый элемент ИЛИ, элемент несовпадения, элемент ЙЕ и элемент И, выход которого являетсявыходом блока, а входы подключены,соответственно к выходу второго элемента ИЛИ и к выходу элемента НЕ,вход которого соединен с выходомэлемента несовпадения, входы которого и входы второго элемента ИЛИсоответственно объединены и являются входами блока,элементы ИЛИ, блок формированиямаски в режиме записи, блок формирования маски в режиме считывания, блокрегистров, шину начальной установки,обеспечивающую выдачу сигнала установки в исходное состояние, шину адре"са для выдачи сигнала приема адресов,шину считывания, обеспечивающую выдачу сигнала считывания,. шчну стробирования, шину запрета, шину передачи для выдачи управляющего сигнала,шину числа, шины приема чисел из ариф.метического устройства, причем входы накопителя подключены к блоку записи-регенерации и адресному блоку,а выход - к блоку усилителей считывания, входы регистров чисел соединенычерез элементы И с выходами блокаусилителей считывания, выходы блокарегистров подключены к входам блоковформирования масок, входы дополнителького регистра маски и регистров чиселподключены соответственно к выходамодних дополнительных элементов И ивыходам одного из блоков Формирования масок, а выхсды через последовательно соединенные другие дополни1014033тельные элементы И и элементы ИЛИ маторов по модулю ва фулю два, формирователь подключены к входам блока записи- номера исправной я йяче ки памяти, ассоциативный накопитель и блок обнаНедостатком известного устройст-ружения некорректирующих ошибок, ва является низкая надежность, так причем входы и однходы и одни из выходов блокакоррекции подключены сооткак оно не способно восстанавливать 5 контроля и коррексвою работоспособнос 1 ь при отказах ветственно к выхо амего элементов.ыходам регистров первой группы и-одним из входов первоЦель изобретения - повышение на-. го коммутатора, выходы которого соедежности устройства. динены с третьими ве ьими входами элементов ИПоставленная цель достигается 10 И второй и третьейетье групп, входы втотем, что в оперативное запоминаю- рого регистра подключены к выходам щее устройство с. блокировкой неис- элементов И первой группы, а вынравных ячеек памяти содержащее ходы - к одним из входов формироваадресный накопитель, выходы которого теля номера исправной яч й подключены к вхояче ки памяти,к входам усилителей, а 15 другие входы которого соединены с входы - соответственно к выходам ад-. выходами первого Формирователя сигресного блока и выходам блока запи- налов, другие выходы блока конФ рмации, группы регистров, Фор- и коррекции подключены к входамтроля мирователи сигналов, блок управле- третьего регистра, выходы кото о- рои г ппыр регистр, элементы ИЛИ ъ 0 го соединены с входами блока обнру пы элементов И, причем выходыжения некорректируемых ошибок и вхо- аруусилителей подключены к первым вхо; дами. первого шифратора, выходы потс-. дам элементов И первой группы, вы- рого подключены к входампервой груп- ходы которых соединены с входами пы входов ассоциативного накопителя .У Региров первой группы, а вторые 25 входы второй группы входов которого входы подключены к стробирующему соединены с выходами Формирователя выходу блока управления, установоч- номера исправной ячейки памяти аадресный и считывающий выходы входы третьей группы входов - с выкоторого соединены с входами адрес ходами адресного блока, входы сумманого блока, а выход разрешения счи- торов по модулю два первой группы тывания подключен к.первым входами одни из входов второго комму30 татораем тов И второй группы, первыеподключены к выходам элементов ИЛИ,входы элементов И,третьей группы выходы ассоциативного накопителя соединены с одними из выходов перво- соединены с другими входами первого го регистра, вход которого подключен и второго коммутаторов; выходы сум:к выходу первого Формирователя сиг маторов но модулю два первой группыналов, первые входы элементов И и выходы второго коммутатора подйю-четвертой группы соединены с выходом чены к входам блока записи информаразрешения записи блока управления, ции, входы блоков свертки соединеню. выход запрета которого подключен с выходами элементов И,четвертой г 9 пУ Р ляющему входу блока записи 40 пы, а выходы - с другими входамигруп- информации, вторым входам элементов регистров второй группы, вйсоды 6 до-, И третьей группы и первым входам ка обнаружения некорректируемых ошизлементов И пятой группы, вторые бок являются выходами отказов устрой- входы которых соединены с другими ства.выходами первого регистра, а третьи 45 Кроме того, блок контроля и корреквходы - с выходами регистров второй ции содержит группы сумматоров но группы, одни из входов которых под- модулю два и шестую группу элементов ключены к выходам элементов И чет- И, лричем входы сумматоров по модулю вертой группы, первые и вторые вхо- два второй группы являются входами ды элементов ИЛИ соединены соответ- блока входы сумматоров по модулю50отвеяно с выходами элементов И тре- ,два третьей группы и первые входы тьей группы и выходами элементов И сумматоров по модулю два четвертой пятой группы, выходи регистров тре- группы подключены к одноименным вхотьей группы поцключеиы соответствев- . дам сумматоров по мбдулю два вто ойду первого Формирователя группы, выход каждого из которых соеро сигналов и входу второго Формирова динен с первыми входами соответствуютеля сигналов, выход .которого сое- щих элементов И шестой:группы, вы, И вто одинен с вторыми входами элементов ход каждой из сумматоров по ждулю,второй группы, выходи .которых и два третьей группы подключен к второ- вторые. входы элементов И четвертой му входу соответствующего элемента группы являются соответственно 60 И шестой группы, выходы элементов информационными выходами и входами . И шестой группы. соединены с вторыми устройства, введены блоки свертки, входами сумматоров по модулю два . блок контроля и коррекции, коммута- четвертой .группы, выходы которых.и торы, второй и третий регистры, выходы сумматоров помодулю два втоперзый шифРатоР пеРвая группа суь рой группы являются выходами блока.Разряды маски в режиме записи оказываются записанными в соответст.вующие триггеры регистра 10, кото.,65 рые содержат единичные разряды мас При этом блок обнаружения некорректируемых ошибок содержит второйэлемент ИЛИ, элемент несовпадения,элемент НЕ и элемент И, выход которого является выходом блока, а входыподключены соответственно к выходувторого элемента ИЛИ и выходу элемента НЕ, вход которого соединенс.выходом элемента несовпадения, входы которого и входы второго эле -мента ИЛИ соответственно объединены 1 Ои являются входами блока.На фиг.1 представлена функциональная схема предлагаемого устройства,на фиг.2 - функциональная схема блока контроля и коррекции на Фиг.З -схема блока обнаружения некорректируемых ошибок на Фиг.4 - схема формирователя номера исправной ячейкипамяти.Устройство содержит (Фиг.1) адрес ный накопитель 1, усилители 2, первую группу элементов И 3, первуюгруппу регистров 4, вторую группуэлементов И 5 с выходами 6, блок7 записи информацииадресный блок.,8, обеспечивающий выбор сечения накопителя,.к которому производитсяобращение, блок 9 управления, первый регистр 10, третью 11 и четвертую12 группы элементов И, вторую группу Зорегистров 13, пятую группу элементов И 14, группу элементов ИЛИ 15,первый Формирователь 16 сигналов,. блок 17 контроля и коррекции, второй формирователь 18 сигналов, первый коммутатор 19, третью группурегистров 20, второй коммутатор 21,второй 22 и третий 23 регистры,первый шифратор 24.На Фиг.1 обозначены установочный25, адресный 26 и считывающий 27 40выходы, стробирующий выход 28, в;ход 29 запрета, выход 30 разрешениясчитывания и выход 31 раарешениязаписи блока управления, информационные входы 32 устрой тва. Устройство,45содержит такиеФип,1 ) блоки 33свертки, сумматоры 34 по модулюдва, Формирователь 35 номера исправной ячейки памяти, ассоциативный,накопитель Зб и блок 37 обнаруже"ния некорректируемых ошибок с выходом 38.Блок 17 контроля и коррекции со"держит (Фиг.2) первую 39 и вторую40 группы сумматоров по модулю два)шестую группу элементов И 41 и тре.тью группу сумматоров 42 по модулюдва.Блок 37 обнаружения некорректируемых ошибок содержит (фиг,З)элемент43 несовпадения, элемент НЕ 44,элемент И 45 и первый элемент ЙЛИ 46.формирователь номера исправнойячейки памяти содержит (фиг.4) группуэлементов НЕ 47, седьмую 48 и восьмую 49 группы элементов И, группу элементов И-НЕ 50, второй шиФратор 51 и второй элемент ИЛИ 52.В каждом сечении накопителя 1 содержится и ячеек памяти, причем ячейки с номерами 1-(и)используются для хранения данных, а ячейка памяти с номером И используется для хранения контрольного кода сечения, каждый разряд которого является сумкой по модулю два одноименных разрядов ячеек памяти с номерами от 1 до(и",Ц где И1 - целое число.В каждой ячейке памяти сечения разряды с номерами от 1 до ( -2 ) используются для хранения данных, разряд с номером ( И -1) предназначен для хранения признака занятости, принимающего значение равное "1", если в этой ячейке записана информация,. и "0" - в противном случае, Разряд с номером И используется для хранения контрольного разряда, представляющего собой сумму по модулю двавсех разрядоь ячейки с номерами вт 1 до (" -1)Устройство работает следующим образом.При поступлении в блок 9 сигнала "Обращение" обеспечивается следую" щая последовательность работы блоков устройства.По сигналу с выхода 25 блока 9 осуществляется гашение предшествующей информации в регистрах 4,10,13, 20, 22 и 23 и в блоке 8.По сигналу с выхода 26 блока 9 в блок 8 производится прием адре" са сечения накопителя 1, в регистры 20 - прием кодов маски для считывания и записи.При появлении сигнала на выходе 27 блока 9 сигнала блоком 8 выполня= ется считывание содержимого всех ячеек соответствующего сечения накопителя 1. К этому моменту времени . оказывается сформированными с помо- щью Формирователей 16 и 18 маски для записи и считывания, соответст-; венно. Разряды маски в режиме за" писи формируются формироваелем 16 так, что в -й (где 1 )триггер регистра 10 заносится единица, если в-ю ячейку памяти выбранного сечения накопителя 1 надлежит запи" сать число, поступающее по входам 32 в 3 -й регистр 13, Соответствую щий триггер регистра 10 остается в нулевом состоянии, если в-ю ячейку памяти выбранного сечения накопителя 1 надлежит записать инФормацию с 3 -го регистра 4, т.е. регенерировать считанную ранее инФормацию.ки и подготавливают к работе соответствующие элементы И 14. Одновременно со считыванием информации изнакопителя 1 сигналом, снимаемымс выхода 31 блока 9, разрешаетсяприем в регистры 13 Множества чисел,подлежащих записи в накопитель 1с одновременной сверткой их на блоках 33 и занесением полученных контрольных кодов в соответствующие разряды регистров 13. 10При появлении на выходе 29 сигнала запрета производится передачаданных через элементы ИЛИ 15 накоммутатор 21, Причем на коммутатор21 из накопителя Зб поступает нулевой код. Каждый разряд записываемыхданных проходит на выход коммутато-.ра 21, а затем в блок 7. Из блока7 производится запись данных в накопитель 1Одновременно сумматоры34 формируют контрольный код сечения,который также записывается черезблок 7 в накопитель 1 в ячейку памяти с номером иВыдача считанных из накопителя1 чисел производится через элементы И 5 по управляющему сигналу,формируемому на выходе 30 блока 9одновременно с сигналом запрета,Подготовка к работе соответствующихэлементов И 5:осуществляется с помощью выходных сигналов формирователя 18 в режиме считывания.При возникновении одиночной.ошибки при считывании данных из ячейкипамяти выбранного сечения накопите,ля 1 она обнаруживается блоком 17,ошибки производится с помощью сумматоров 39 фиг.2). В блоке 37 проверяется кратность возникшей ошибки.Поскольку возник одиночный отказ,,из регистра 23 на входы элементовИЛИ 46 (фиг.З)и элемента 43 несовпа-.дения поступает код, содержащий всего одну "1". На выходе этих элементов появляются единичные сигналы.Единичный сигнал с выхода элемента43 несовпадения поступает через элемент НЕ 44 на второй вход элемента цИ 45 и закрывает его. Сигнал о на-личии некорректируемой ошибки на выход 38 не выдается. Далее шифратор24 формирует номер отказавшей ячейки памяти, который поступает в накопи-.тель 36 и запоминается в нем. Крометого, номер отказавшей ячейки памяти разрешает запись в накопитель Збадреса выбранного сечения, которыйвоступает из блока 8. К .этому времени формирователем 35 формируется фномер исправной ячейки памяти, кото-.,рая может использоваться для подме,ны отказавшей ячейки памяти в этомсечении накопителя 1. Этот номер:записывается в накопитель Зб. Номер б 5 исправной ячейки памяти для подмеь формируется на основании информации, поступающей из регистра 22 и Формирователя 16 в режиме записи.Формирование номера исправной ячеЦ ки памяти происходит следукщим образом.По-ому .входу первой группы входов формирователя 35 поступает одиночный сигнал, если-я ячейка выбран. ного сечения свободна, а по у -му входу второй группы входов поступает единичный сигнал с формирователя 16, если в-ю ячейку надлежит:записать новые данные, поступающие по входам 32. В этом случае-ю ячейку памяти для подмены отказавшей испольэовать нельзя, это обеспечивается подачей на-й элемент И 48 (фиг.4) нулевого сигнала с выхода элемента НЕ 47. Если вв .ю ячейку. памяти нет записи новых данных, в этом случае единичный сигнал с вы- хода элемента И 48 поступает на первый вход-го элемента И-НЕ 50, Наличие на двух входах элементов И-НЕ ,50 единичных сигналов приводит к появлению нулевых сигналов на их выходах и блокировке элементов И 49, при,чем подача нулевого сигнала на одинвход одного из элементов И-НЕ 50 вызнвает блокировку других элементов И-НЕ 50, имеющих больший порядковый нЬмер на Фиг.4 порядковые номера элемен-тов И-НЕ 50 возрастают снизу вверх)Таким образом элемент И-НЕ 50 с меньшим порядковым номером забло-. кирует все остальные элементы И-НЕ 50, находящиеся выше его,Одновременно нулевой сигнал с выхода этого эле мента И-НЕ 50 поступает на шифратор 51 с выхода которого номер исправной ячейки памяти, выцеляемой для падме ны, поступает на выходы формирователя 35. Выдача считанных из. накопителя :чисел после коррекции в блоке 17 ;производится через коммутатор 19 и соответствующие элементы И 5.Причем коррекция ошибки в блоке 17 производится следующим образам. С помощью сумматоров 39 спределяатсй ячейка памяти, в которой возник отказ. На выходе соответствующего сумматора 39 при этом будет код ф 1 п. Отказавший разряд ячейки памяти находится с помощью сумматоров 40, на выходе одного из которых будет код. ф 1". Сигналы с выходов сузяаторов 39 и 40 поступают на входы элементов И 41При этом на входы одного из элементов И 41, соответствующего.отказавшему разряду ячейки памяти, поступают две "1", На выходе этого элемента И 41 появляется кад "1", который поступает на соответст вующий сумматор 42 и за счет этогопроизводится инвертирование искаженного разряда ячейки памяти,Запись чисел, принятых в устройство и находящихся в соответствующих регистрах 13, и регенерация содержимого тех ячеек памяти выбранного сечения накопителя 1, содержимоекоторых было занесено в соответствующие регистры 4, осуществляется следукцнм образом.Скорректированная блоком 17 контроля и коррекции информация черезэлементы И 11, элементы ИЛИ 15, коммутатор 21 и блок 7 записываетсяв исправную ячейку памяти, номер которой, находится в накопителе 36,а в отказавшую ячейку памяти операционная система заносит такую инфор-мацию, которая при последующих считываниях не воспринимается блоком17 как ошибочная.Запись чисел, находящихся в регистрах 13 осуществляется через элМенты И 14, элементы ИЛИ 15, коммутатор 21 и блок 7 в накопитель 1.При последующих считываниях данного сечения накопителя 1 в коммутаторе 19 производится перестановкасчитанных данных из подменяющей исправной ячейки памяти в ае разрядысечения, которыесоответствуютотказавшей ячейке памяти.При этом потребителю данных нетребуется производить переадресацик5 с целью исключения обращения к отказавшей ячейке памяти.,При возникновении отказа еще водной ячейке памяти считываемого сечения накопителя 1 блоком 17 произ10 водится коррекция данных в ней, ноподмена этой второй отказавшейв считываемом сечении ) ячейки памяти не производится.При возникновении одновременноотказов двух ячеек памяти блок 37формируетна выходе 38 сигнал "Отказ",.Таким образом, в устройстве осуществляется подмена одной отказавшей ячейки памяти и коррекция данных второй отказавшей ячейки памяти считываемого сечения накопителя 1. Это обеспечивает повышение достоверности считываемых данных,Технико-экономическое преимуаество предлагаемого устройства заключается в более высокой по сравнению с йзвестным надежности