Запоминающее устройство

(56) 1. Авторское свидетельство СССРВ 444240, кл. 6 11 С 11/00, 1972,2. Авторское свидетельство СССР(54)(57) ЗАПОМИНИОЩЕЕ УСТРОЙСТВОсодержащее формирователь адресныхсигналов, выходы которого соединеныс входами дешифракора адреса, элементы И, регистры и группы элементовИ, причем первые входы первого и второго элементов И являются инфррма"ционными входами устройства, второй .вход первого элемента И является первым входом разрешения записи устройства, а выходы третьего и .четвертого элементов И - выходами устройства,первые входы элементов И первой ивторой групп подключены к выходамдеаифратора адреса, вторые входы элементов И,первой группы соединеныс выходом первого элемента Й, вто-рые входы и выходы элементов. Й вто:рой группы подключены соответственно к выходам регистров и к одним из входов третьего элемента .И, другой вход которого является первым входом разрешения считывания устройства,. о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия и увеличения информационной емкости устройства, в него введены элементы ИЛИ, третья и четвертая группы .элементов И, причем первый и второй. входы и выходы элементов ИЛИ подключены соответственно к выходам элементов И третьей группы, к выходам элементов И первой группы .и к входам регистров, первые входы и выходыэлементов И четвертой группы соединены соответственно с выходами регисъ ров и с одним из входов четвертого элемента И, первые входы элементов И третьей группы подключены к выходу второго элемента И, вторые входы элементов И,третьей и четвертой груп соединены с выходами дешифратора ад- Я реса, кроме последнего, второй вход второго элемента И и дрязгой вход четвертого элемента И являются соответственно вторым входом разрешениязаписи и вторым входом разрешения считывания устройства.Устройство содержит Формирователь 1 адресных сигналов, дешифратор 2 адреса, накопитель 3, состоящий из элементов И 4 первой группы, элементов И 5 второй группы, элементов И б третьей группы, элементов И 7 четвертой группы, регистров 8 и элементов ИЛИ 9, выходы 10 и 11 накопителя, первый 12 и второй 13 входы. разрешения записи устройства, информационные входы 14 и 15 устройства, первый 16 и второй 17 элементы И, первый 18 и второй 19 входы разрешения считывания устройства, третий 20 и четвертый 21 элементы И, выходы 22 и 23 устройства.Предлагаемое запоминающее устройство работает следующим образом,Изобретение относится к вычислительной технике и может быть использовано в мультипроцессорных системах,в состав которых входят процессорыс различной физической разрядностью.Известно запоминающее устройство,содержащее накопитель, дешифраторадреса, датчик кода адреса, коммутатор, схемы выделения каналов, элементы ИЛИ, делители частоты, схемы фор"мирования контрольных символов 11 1, 10Недостатком этого устройства является ограниченность его возможностей для случая записи информационно-го кода с числом разрядов, превышающим число разрядов накопителя,Наиболее близким техническим решением к предлагаемому является запоминающее устройство, содержащее накопитель, один из входов которого соединен с выходом блока элементов ИЛИ,другие входы накопителя соединены свыходами дешифратора адреса, входыкоторого подключены к выходам первого и второго блоков элементов И,первые входы которых соединены свыходами датчика кода адреса, выходынакопителя соединены с первыми входами третьего и четвертого блоков элементов И, вторые входы третьегоблока элементов И соединены с шинойопроса и со вторыми входами первого 30блока элементов И, третий вход третьего блока элементов И и вторые входычетвертого блока элементов И соединены с шиной разрешения считывания,выходы третьего и четвертого блоковэлементов И соединены с выходамиустройства, шину разрешения записи, информационные шины, элемент задержки,пятый и шестой блоки элементов И .(пятые и шестые элементы И),выходыкоторых подключены к входам блокаэлементов ИЛИ, первые входы пятогои шестого блоков элементов И соединены с информационными шинами, вторыеые входы - с шиной разрешения записи, третьи входы пятого блока эле4мейтов И соединены с шиной опросаи входом элемента задержки, выходкоторого соединен с вторым входомвторого блока элементов И, третьимивходами четвертого и шестого блоковэлементов, И 21.Не остатками данного устройстваедявляются низкое быстродействие рп иработе с числами двойной разрядтак как для записи или счиывания необходимо два обращения кнакопителю по прямому и инверсномуадресу, ии неэффективное использова-,ние накопителя при записи числа одинарной разряднбсти, так как по инверсным адресам будут записыватьсянули.Цель изобретения - повышение быст,родействия и увеличение информационной емкости устройства. 65 Поставленная цель достигаетсятем, что в запоминающее устройство,содержащее формирователь адресныхсигналов, выходы которого соединенысо входами дешифратора адреса, элементы И, регистры и группы элементовИ, причем первые входы первого ивторого элементов И являются информационными входами устройства, второй вход первого элемента И являетсяпервым входом разрешения записиустройства, а выходы третьего и четвертого элементов И - выходами устройства, первые входы элементов Ипервой и второй групп подключены квыходам дешифратора адреса, вторыевходы элементов И.первой группы соединены с выходом первого элементаИ, вторые входы и выходы элементовИ второй группы подключены соответственно .к выходам регистров и кодним из входов третьего элемента И, другой вход которого является первым входом разрешения считывания устройства, введены элементы ИЛИ, третья и четвертая группы элементов И, причем первый и второй входы и выходы элементов ИЛИ подключены соответственно к выходам элементов И третьей группы,к выходам элементов И первой группы и к входам регистров, первые входы и выходы элементов Й четвертой группы соединены соответственно с выходами регистров и с одним из входов четвертого элемента И, первые входы элементов И третьей группы подключены к выходу второго элемента И, вторые вхоы элементов И третьей и четвертой ды элешиф а- групп соединены с выходами деш фр тора адреса, кроме последнего, второй вход второго элемента И и другой вход четвертого элемента И являются соответственно вторым входомвходом разрешения записи и вторым вх раз реше ния считывания устройства.На чертеже изображена функциональная схема предлагаемого устройства.Код адреса 1-и ячейки с выхода формирователя 1 поступает на входы дешифратора 2, при этом появляется сигнал на 1-м выходе дешифратора 2 и поступает на соответствующий вход накопителя 3, а именно; на первый и второй входы элементов И соответственно первой 4 и второй 5 групп 1-йячейки и на первые и вторые входы элементов И соответственно третьей б и четвертой .7 групп (1 + . 10 + 1)-й ячейки.В режиме фЗапись двойного словаф на первый 12 и второй 13.входЫ разрешения записи одновременно подаются сигналы, по которым старшая (5 часть информации с входа 14 через элементы И 4 и элементы ИЛИ 9 запи- сывается известным способом в регистр.8 1-й ячейки накопителя, а,.младшая часть информации с входа 15 проходит через. элемент И 17, элемент И б и элемент ИЛИ 9 и эапйсывается в регистр 8 (1 +1)-й ячейки. В режиме ффЗапись словаф сигнал разрешения записи подается только по входу 12 и, следовательно, информация, поступающая по .входу 14, записывается тОлько в регистр 8 1-й ячейки накопителя 3. В режиме ффСчитывание двойного словаф на входы 18 и 19 одновременно подаются сигналы, по которым одна часть информации, поступающая с регистра 8 1-й ячейки накопителя 3 через выход 10 на первыйвход элемента И 20, выдается на выход 22, а другая часть информации,поступающая с регистра 8 (1 + 1)-йячейки через выход 11 накопителя напервый вход элемента И 21, выдаетсяна выход 23. В режиме фСчитываниесловафф сигнал разрешения считывания подается только по входу 18 иинформация на выход 22 выдается только из регистра 8 1-й ячейки накопителя 3,Таким образом, предлагаемое запоминающее устройство обеспечивает заодин цикл обращения к памяти записьили считывание информации с числомразрядов, равным или превышающим в2 раза раз.-ядност 6 накопителя. Приэтом обеспечивается наиболее полноеиспользование емкости накопителя иотсутствуют .ограничения на размещение информации в ЗУ.Технико-экономические преимущест-, ва предлагаемого устройства заключаются в его более высоком быстродействии и более высокой информационной емкости по сравнению с прототипом.1010653 Составитель Т, 3 Техред Е. Харитонч ктор Н. Гришано акаэ 2495/ 0 ПП фПатент, г, Ужгород, ул, Проектная, 4 Тираж 59.2 НИИПИ Государств по делам иэоб 35, Москва, Жева Корректор,Л Бокша Подписноенного комитета СССРетений и открытийРаушская наб., д. 4/5