Буферное запоминающее устройство

ОЮЗ СОВЕТСКИХ ОЦИАЛИСТИЧЕСН ИХРЕСПУБЛИН(19) всю О 11 С 19/О ЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ. НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИИ И ОТНРЫТИЙ . ОПИСАНИЕ ИЗО(56) 1. Авторское свидетельство СССР И 497634, кл. С 11.С 11/02, 1977.2. Авторское свидетельство СССР Яф 515154, кл. С 11 С 9/00, 1978 (прототип).(54)(57) БУФЕРНОЕ ЗАПОМИНАЮЩЕЕ УСТ. РОЙСТВО, содержащее накопитель, инФормационные входы и выходы которого являются соответственно информа- . ционными входами. и выходами устройства, один управляющий вход накопителя подключен к выходу коммутатора, управляющие входы которбго подключены к соответствующим выходам блока управления, другие управляющие входы накопителя подключены к соответствующим выходам блока управления, информационные входы коммутатора подключены к выходам первого и второго адресных счетчиков, о т л и .- ч а ю щ е е с я тем, что, с целью расюирения области применения за счет работы с информацией, представленной кадровыми структурами, оно содержит ключи, элементы сравнения, ,элементы И и триггеры, одни входы которых подключены к соответствующим выходам блока управления, выхо ".- ды первого и второго триггеров подключены к одним входам соответственно первого и второго элементов И, другие входы которых подключены к одним выходам соответственно первого и второго ключей, выходы первого и второго элементов И подключены к одним входам соответственно первого и второго адресных, счетчиков, другие входы которых подключены к од" р ним входам соответственно. первогоЗи второго триггеров и к другим выхо,дам Соответственно первого и второго ключей, одни входы первого и второго ключей подключены к выходам соответственно первого и второго элементов сравнения, одни входы кото. рых подключены к выходам соответственно первого и второго адресных счетчиков, другие входы элементов сравнения подключены к соответствую щим выходам блока управления, другие "фс 4 входы ключей подключены к соответст вующим входам блока управления. М08793 1 10Изобретение относится к запоминающим устройствам и может быть использовано в измерительных системах присопряжении функциональных устройств,работающих с различными скоростямипреобразования и передачи информации,имеющей кадровую структуру.Известно буферное запоминающееустройство, содержащее накопительс шинами записи и считывания, счетчики адресов записи и считывания 1 .Существенным недостатком указанного устройства является низкая надежность работы при асинхронном поступлении импульсов записи и считывания на соответствующие счетчикиот периферийных устройств передачии приема сигналов,Наиболее близким к предлагаемому является буферное запоминающееустройство БЗУ), содержащее накопитель, счетчики адресов записи исчитывания, выходы которых черезкоммутатор подключены к накопителю,при этом первые и соединенные междусобой вторые входы накопителя и ком,мутатора подключены к блоку управления, соединенному с двумя входнымишинами, Кроме того, входы и выходыобоих счетчиков подключены к блокууправления, два выхода которого сое.динены с выходными шинами, а к двумвходным шинам подключен генераторимпульсов 2 .Недостатком известного устройстваявляется узкая область применения,так как оно не может быть использовано для работы с информацией, имеющей кадровую структуру. Это объясняется тем, что в этом устройствезапись и считывание сигналов с БЗУосуществляется произвольно, без согласования входных и выходных информационных структур со схемой управления накопителем, а также тем, чтоиспользуемый рабочий объем накопителя не связан с числом кадровыхструктур сигналов, поступающих наБЗУ. В измерительных системах с временным разделением каналов используют, как правило, режим работы, прикотором все периферийные коммутаторы синхронизированы одним внешнимнизкочастотным маркером. Считаннаяс буферного запоминающего устройства информация, поступающая на одиниз каналов центрального приемногокоммутатора, должна быть синхронизирована с информацией, поступающей 2на другие входы этого коммуТатора; Таким образом, источник информации на входе буферного запоминающегоустройства имеет кадровую структуру, При этом маркеры кадров входной и выходной информации могут отличаться как по частоте, так и по фазе.Так как в известном устройстве нетпривязки маркера информационного кад 1 р ра к адресу накопителя буферного запоминающего устройства как при запи-си, так и при считывании, невозможноправильно принять информацию, запомнить принятую информацию и передать1 в центральный коммутатор,Цель изобретения - расширение области применения устройства за счетвозможности работы с кадровыми информационными структурами,Поставленная цель достигается тем,что в буферное запоминающее устройство, содержащее накопитель, информационные входы и выходы которого являются соответственно информационными входами и выходами устройства,один управляющий вход накопителя подключен к выходу коммутатора, управляющие .входы которого подключены ксоответствующим выходам блока управления, другие управляющие входы накопителя подключены к соответствующим выходам блока управления, информационные входы коммутатора подключены к выходам первого и второго адресных счетчиков, дополнительно введены ключи, схемы сравнения, элементыИ и триггеры, одни входы которыхподключены к соответствующим выходам блока управления, выходы первого и второго триггеров подключены40к одним входам соответственно первого и второго элементов И, другиевходы которых подключены к однимвыходам соответственно первого и вто.рого ключей, выходы первого и второго элементов И подключены к однимвходам соответственно первого и второго адресных счетчиков, другие входы которых подключены к одним входамсоответственно первого и второгоо триггеров и к другим выходам соответственно первого и второго ключей,одни входы первого и второго ключеиподключены к выходам соответственно первой и второй схемы сревнения,э одни входы которых подключены к выходам соответственно первого и второго адресных счетчиков, другие входы схем сравнения подключены к соот793 40 45 55 3 1008 ветствующим выходам блока управления, другие входы ключей подключены к со" ответствующим входам блока управленияНа фиг. 1 представлена блок-схема буферного запоминающего устройства; на фиг. 2 - вариант выполнения ключа; на фиг. 3 - вариант выполнения блока управления; на фиг. 4 -. временные диаграммы работы устройства.Буферное запоминающее устройство содержит блок 1 управления, адресные счетчики 2 и 3; коммутатор 4, накопитель 5 схемы 6 и 7 сравнения, ключи 8 и 9, триггеры 10 и 11, элемен- ты И 12 и 13, вход 14 сигналов записи, вход 15 сигналов считывания, вход 16 первых тактовых импульсов, вход 17 вторых тактовых импульсов, вход 18 маркера записи, вход 19 маркера считывания, выходы 20-23 блока управления, входы 24 и 25 ключа, выход 26 блока управления, выходы 27 и 28 ключа, выходы 29 и.30 блока управления. Ключ содержит триггеры 31 и. 32, а также элементы НЕ 33 и 34. Блок управления содержит ключи. 35-38, триггеры 39-42, дифференцирующие цепи 43-49, элементы НЕ 50-53 и кроссировочное поле 54.оУстройство работает следующим образом. На входы 14-17 блока 1 управления поступают асинхронно соответствующие сигналы записи ЗП и считывания СЧ (диаграмма 14 и 15, фиг. 4), им- пульсные последовательности ТИ 1 и ТИ 2 (ТИ 1ТИ 2) записи и считывания, разнесенные во времени (диаграммы 16 и 17, фиг. 4), на входы 18 и 19 - маркер кадров записи И 3 и считыванИя Исинформационных сигналов (диаграммы 18 и 19, Фиг, 3). На выходных шинах 20 и 21 блока 1суправления формируются соответствующие сигналы У 1 и У 2 (диаграммы 20 и 21, фиг, 4). При выполнении соотношений ТрТИ+С и Т )ТИ+й в течение длительности сигналов ЗП и СЧ при любых фазовых соотношениях между ними можно выделить один целый импульс записи У 1 и один целый импульс считывания У 2, разнесенные во времени. Поступая на коммутатор 4, эти, сигналы подключают код с выхода счетчика 2 адреса записи или счетчика 3 адреса считывания на адрес 5 1 о 15 2 о 25 зо З 5 ные входы накопителя 5. Из импульсовУ 1 и У 2 на выходах 22, 25 и 26 блока 1 управления соответственно Формируются узкие стробы записи У 3 (диаграмма 22, Фиг. 3) и по заднимфронтам - тактовые импульсы У 4 и У 5(диаграммы 25 и 26 Фиг. 4). Крометого, на выходах 29 и 30 блока 1 управления Формируются маркеры И 1 иИ 2 (диаграммы 29 и 30, фиг. 4) позадним фронтам тактовых импульсовУ 4 и У 5, появляющихся первыми послеИ и Ис соответственно. В исходномсостоянии счетчики 2 и 3 и триггеры10 и 11 находятся в нулевом состоянии, а на выходах схем 6 и 7 сравнения- низкий потенциал. Тактовыеимпульсы У 4, поступающие на ключ 8,проходят с выхода.27 на вход элемента И 12, но так как на его второмвходе запрещающий низкий потенциал,то на счетный вход счетчика 2 адреса записи они не поступают, Пер"вый пришедший с выхода 29 блока 1управления импульс У 1 устанавливает триггер 10 в единичное состояние и разрешает прохождение тактовых импульсов У 4 через элемент И 12на счетный вход счетчика 2 адресазаписи. Код с выхода счетчика 2сравнивается на схеме 6 сравнения сзаданным в блоке управления двоичнымкодом (например, сформированного спомощью ПЗУ), который соответствуетнескольким целым кадрам информациив битах. В момент совпадения кодов,на выходе схемы 6 сравнения появляется высокий потенциал, которыйпереключает следующие тактовые импульсы У 4 на установку счетчика 2 адреса записи и триггера 10 в исходное положение. При этом на второмвходе элемента И 12 и на выходе схе"мы 6 сравнения установится низкийпотенциал, и тактовые импульсы .У 4вновь поступят на счетный вход счет"чика 2 адреса записи после приходана установочный вход триггера 10первого импульса И 1. Далее работасчетчика 2 адреса записи йовторяется. Таким образом, маркер кадра записи И 1 синхронизирует работу счетчика 2 адреса записи.Аналогичным образом счетчик 3.адреса считывания синхронизируется маркером М 2, поступающим с выхода 30 блока 1 управления на установочный вход триггера 11. Тактовые импульсы считывания У 5 с выхода 26 бло-.3 1008ка 1 управления поступают на. входключа 9, управляемый по входу 24сигналом с выхода схемы 7 сравнения.После прихода на триггер 11 маркераМ 2 тактовые импульсы с выхода 27ключа 9 проходят через элемент И 13на счетный вход счетчика 3 адресасчитывания, выходной код которогосравнивается с заданным в блоке 1управления (выход 23) на схеме 7 1сравнения. После совпадения кодовследующий тактовый импульс считывания У 5 устанавливает счетчик 3 адреса считывания и триггер 11 в исход"ное положение, а пришедший за ним 1 Зимпульс И 2 вновь разрешает прохождение тактовых импульсов У 5 на счет"ный вход счетчика 3 адреса считывания и так далее.Оба счетчика, и адреса записи и 20адреса сцитывания, работают в цикли"цеском режиме, На любом цикле всегда сохраняется соответствие междуадресом накопителя и номером словакадра информации, Так, всегда по пер. 25вому адресу накопителя записываетсяи сцитывается первое слово, по второму - второе и т.д. Это ознацает,цто на выходе буферного запоминающего устройства сохраняются входные ЗОфазовые соотношения между информационным кадром и низкочастотныммаркером.В качестве ключей 8 и 9 использу"ются устройства, функционально представляющие собой переключатель с самоблокировкой. Оба ключа 8 и 9 работают одинаково,В качестве примера рассмотримработу ключа 9 управляющего счетчи.ка 3 адресов считывания. На вход 26 клюца 9 поступает импульсная последовательность У 5. Пока на входе 24 ключа, а следовательно, и на входе сброса триггера 3141 держится низкий потенциал, на его инверсном выходе - высокий потенциал. До прихода импульса на вход 26 ключа на прямом выходе 31 и инверсном выходе 32 триггеров высокие потенциа- ф лы, и вентиль первого триггера 31 открыт для прохождения тактовых импульсов У 5, а вентиль второго триггера 32 - закрыт, Пока на входе 24 ключа 9 низкий потенциал, все им- И пульсы У 5 проходят через вентильтриггера 31 и элемент НЕ 33 на выход 27 ключа 9, а следовательно, и 793 бна вход элемента И 13 (диаграмма 27,Фиг. 4). При поступлении на счетный.вход адресного счетчика 3 предпоследнего импульса У 5 на входах схемы 7 сравнения устанавливаются одинаковые коды, а на выходе появляется высокий потенциал (диаграмма 24,Фиг. 4). Поступающий на вход переключателя последний импульс У 5,про ходит через открытый вентиль триггера 32 и элемент НЕ 34 на выход 28(диаграмма 28, Фиг, 4) ключа 9, сбрагывает счетчик 3 адреса считывания,а на выходе схемы 7 сравнения уста-навливается низкий потенциал.Блок управления работает следующим образом.В исходном состоянии триггер 39находится в единичном положении, приэтом импульсы последовательностиТИ (диаграмма 16, фиг. 4), поотупающие на вход 25 ключа 35, не проходят на выход 27, так как на его управляющем входе 24 высокий потенциал. При поступлении на вход 14 блока управления сигнала записи ЗП(диаграмма 14, фиг, 4) происходитдифференцирование переднего фронтаЗП (положительного) на дифференцирующей цепи 43; Этот импульс переводит триггер 39 в нулевое положение, на входе 24 ключа 35 появляется низкий потенциал, и первый после этого .приходящий импульс последовательности ТИ 1 проходит на выход 27 ключа 35, устанавливает триггер 39 в исходное единичное состояние и проходит на выход 20 блока управления (диаграмма 20, фиг, 4). Таким образом, на выходе 20 блока управления формируются импульсы У 1 с частотой сигнала записи ЗП и фазой импульсов ТИ 1. На дифференцирующей цепи 44 из импульсов У 1 Формируются узкие импульсы У 3(диаграмма 22, Фиг. 4), поступающие на выход 22 блока 1 управления, а на инверторе 50 и дифференцирующей,цепи 45 по заднему фронту импульсов У 1 формируются импульсы У 4 (диаграмма 25, фиг. 4). Поступая на выход 25 блока 1 управления, импульсы У 4 подаются также на вход 25 ключа 36, выход 27 которого соединен с входом триггера 40, На вход триггера 40 подаются импульсы М (диаграмма 18, фиг. 4). В исходном состоянии,до прихода импульса И триггер 40 находится в единичном положении, а следовательно, на входе 24 ключа 36 высо7 1008793 , 8кий потенциал и импульсы У 4 не про и 19; Фиг. 4) на ключах 37 и 3 В, ходят .на выход 27 ключа 36. триггерах 41 и 42, дифференцирующихВ момент прихода импульса,И триг- цепях 47-49 и элементах НЕ 52-53 Форгер 40 переводится в нулевое положе- мируются сигналы У 2, У 5 и И 2 (диание, на входе 24 ключа 36 установит- з граммы 21, 26 и 30, Фиг. 4), постуся низкий потенциал и первый пришед" пающие на соответствующие выходы 21, щий на ключ 36 импульс У 4 пройдет 26 и 30 блока 1 управления.на выход 27 и возвратит триггер 40 . На выход 23 блока управления. Перв- в исходное единичное положение, а дается параллельный двоичный код.на управляющем входе 24 ключа 36 ус- в В общем виде он может меняться по тановится высокий потенциал, запре- командам с программно-временного чст" щающий прохождение импульсов У 4 на 1 ойства, хранится в пЗУ и считывать- выход 27. Таким образом,на выходе ся в регистр. В частном случае, наи ключа 36 появляются импульсы с более просто реализуемом, код может частотой последовательности Иэ, сов устанавливаться с помощью кроссиропадающие по фазе с импульсами У 4, вания перемычек на кроссировочном а по заднему фронту этих импульсовполе 54.на элементе НЕ 51 и дифференцирую- Как следует иэ описания работы щей цепи.16 Формируются импульсы И 1 , устройства, оно позволяет опериро" ,(диаграмма 29., Фиг. 4), поступающие2 в вать с информацией, имеющей кадив выход 29 блокауправления. ювую структуру беэ фазовых искажеАналогичным образом по сигналам ний, расщиряет область применения считывания СЧ, ТИ 2 и Ис (диаграммы 15 .буферного запоминающего устройства.1008793 о тис 6 И 9 Ф О Ю Фы сх. сф Редактор А. Власенко В Й 23 Д 4)К/ Тираж 592 ВНИИПИ Государственного комитета по делам изобретений и открыт 113035, Москва, И, Раушская н Фдписное й илиал ППП Патент ", г, Ужгород, ул. Проектная Я И1 6 СЧ 9 тю оставительехред И. Ге гель, Корректор М, Коста