Запоминающее устройство с самоконтролем

ОПИСАНИЕ ИЗОБРЕТЕНИЯ Союз СоветскихСоциалистическихРеспублик К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(23)П ио итет 6 11 С 29/00 Государственный комитет СССР по делам изобретений и открытий. б 1088.8) Дата опубликовання описания 15 . 03. 83 В.к.конопелько" юфзр(71) Заявитель 1,541 ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С САМОКОНТРОЛЕМ Изобретение относится к вычислительной технике и может быть использовано при создании надежных быстродействующих систем памяти на базе больших интегральных микросхем памяти со словарной организацией.Известно запоминающее устройство, в котором для автоматического исп- равления ошибок, возникающих из-за отказов интегральных микросхем памяти ИМП), данные кодируются помехоустойчивым кодом 1 1.Однако эти устройства требуют большого числа дополнительных разрядов элементов памяти при коррекции 4, 8 отказов в слове, а также сложных кодирующих и декодирующих схем.Наиболее близким техническим решением к изобретению является запо- минающее устройство, содержащее накопитель, первые входы которого соединены с выходами адресного блока, вторые входы накопителя соединены с шинами записи и входами блока кодирования, третьи входы накопителя соединены с выходами блока кодирования, первые и вторые выходы накопителя соединены с входами блока контроля и первь 1 ми входами сумматоров по модулю два, выходы блока контроля соединены с входами элементаИЛИ и первыми входами первых элементов И, вторыми входами соединенных с выходами элемента ИЛИ,.выходы первых элементов И соединеныс вторыми входами суьвиаторов помодулю два, выходами соединенных свыходами устройства 21.Такое устройство позволяет исправить одиночный блок ошибок длиныоднако требует при обнаруженииошибки повторной записи в накопительинвертированного слова и повторногосчитывания .информации. Это снижаетбыстродействие устройства. Кроме.того, при коррекции ошибок иэ-заотказа ИМП не учитывается тот факт,что отказ приводит к появлению единичных сигналов. на выходахИИП,Целью изобретения является повышение быстродействия устройства.Поставленная цель достигаетсятем, что запоминающее устройство с,самоконтролем, содержащее накопитель, входы первой группы которогоподключены к. выходам адресного бло-.ка, входы второй группы накопителяподключены ко входам шифратора и ЗО являются входами устройства, выходышифратора подключены ко входам третьей группы накопителя, выходы первой к,второй групп которого подключены к входам блока контроля, выходы блока контроля подключены ко входам элемента ИЛИ и к первым 5 входам соответствующих элементов И первой группы, выход элемента ИЛИ подключен ко вторым входам элементов И первой группы, выходы которых подключены к первым входам соответ ствующих сумматоров по модулю два, вторые входы сумматоров по модулю два подключены к соответствующим выходам первой группы накопителя, выходы сумматоров по модулю два яв ляются выходами устройства, дополнительно содержит вторую группу элементов И, входы которых подключены к соответствующим входам первой группы накопителя, выходы элементов И второй группы подключены ко входам четвертой группы накопителя, итретью группу элементов И, одни входы которых подключены к соответствующим выходам первой группы накопи- д теля,другие входы элементов И третьей группы подключены к соответствующим выходам третьей группы накопителя, выходы элементов И третьей группы подключены к третьим входам соответствующих элементов И первой группы.На чертеже приведена структурная схема запоминающего устройства с самоконтролем.Запоминающее устройство с самоконтролем содержит адресный блок 1, первую группу входов 2 накопителя, накопитель 3, входы 4 устройства, шифратор 5, вторую группу элементов И 6, третью группу входов 7 и чет О вертую группу входов 8 накопителя, первую группу выходов 9 и вторую группу выходов 10 накопителя, блок 11 контроля, сумматоры 12 по модулю два, первую группу элементов И 13, 45 третью группу выходов 14 накопителя, выходы 15 блока контроля, элемент ИЛИ 16, элементы И 17 первой группы, выход 18 элемента ИЛИ, выходы 19 элементов И первой группы и выходы 0 20 устройства, Шифратор 5 и блок 11 контроля состоит из сумматоров по модулю два.Устройство позволяет исправитьодиночные в кратные отказы в каждом слове накопителя из-за отказа ИМП с единичными сигналами на выходах при наличии Ь +дополнительных разрядов и высоком быстродействии устройства,где 3= - ) - число информациЬонных р:эрядов в слове.В режиме записи информации устройство работает следующим образом,Двоичное кодовое слово длины ФЬ, первые 1=опи - число микросхем памяти) разрядов которого являются информационным, а последние Ь разрядов контрольными, через входы 4, 7 помещается в накопитель 3 по адресу, поступающему через шины 2 из адресного блока 1. В шифраторе 5 происходит вычисление контрольных символов путем суммирования по модулю два и блоков по Ь разрядов в каждом. Одновременно по этому же адресу в накопитель по входам 8 заносится для хранения информация с выходов элементов И 6. Эта информация указывает подлежит ли хранению в какой- либо микросхеме памяти данного слова единичный блок информации.П р и м е р 1 ; Пусть М = 16, Ь = 4, и = 16 , Й = и = 4, т е.4при построении накопителя с длиной слова в 16 разрядов используется четыре ИМП с четырьмя шинами записи-считывания каждая и пусть в накопитель записывается информация 1000 1100 0010 1111.Тогда в контрольные разряды записывается информация 1001, так как100011000010 11111 0 0 1 по модулю два,а в 6 контрольные. разряды,ваписывается информация 0001, так как только в четвертом блоке записи подлежит единичное слово.Таким образом, в накопитель заносится слово 1000 1100 0010 11111001 0001,В режиме считывания йнформациивыходные данные по шинам 9, 10, 14подаются на блок 11 контроля и одновременно на элементы и 13. Блоком 11вырабатывается признак синдром ),который равен нулю, если ошибок нетв ф + Ь ) разрядах, и не равен нулю в противном случае.Если в считываемом слове ошибокнет, то на выходе 18 элемента ИЛИ 16,будет нулевой сигнал, который установит на выходах элементов И 17 нулевйе сигналы. Тем самым на выходы20 устройства поступят сигналы синформационных разрядов с выходов9 накопителя через сумматоры 12 безизменения.Если в считываемом слове в 1 ++ Ь ) разрядах имеются ошибки в Ьразрядах из-за отказа, любой однойИМП, что приводит к появлению навыходах отказавший ИМП единичных сигналов, то На выходах 15 блока 11 будет ненулевой сигнал, а на выходе 18 элемента ИЛИ 16 - единичный сигнал. Кроме того, единичный сигнал появится на одном из выходов 19 5 элемента И 13, поскольку на выходах 9 у отказавшей ИМН накопителя 3 будут единичные сигналы, а на инвертирующем входе элемента И 13 нулевой сигнал, Единичный сигнал с выхода 19 элемента И 13 откроет соответствующие .элементы И 17, относящиеся к отказавшим разрядам. Эти же элементы И 17 будут открыты по другому входу единичным сигналом с 15 выхода 18 элемента ИЛИ 16, на выходах соответствующих элементов И 17 появятся сигналы, отображающие ненулевой синдром. При сложении на сумматорах 12 по модулю два этого синд рома с информацией, относящейся к этому блоку 1,единичной информацией ), происходит коррекция считываемой информации из искаженного блока (отказавшей ИМП ).25Если же искаженньяи являются Ь контрольные разряды, то на выходах 19 элементов И 13 будут нулевые сигналы, так как все информационные разряды исправны корректируется только один дефектный блок разрядов ), и следовательно, элементы И 17 будут закрыты. Информация, считываемая с информационных разрядов накопителя, поступит через сумматоры 12 на выходы 20 устройства без изменения. Если же искаженными являются контрольные разряды, то на выходе блока 11 будет нулевой синдром. Тогда на выходе 18 элемента ИЛИ 16 40 появится нулевой сигнал, который закроет элементы И 17. Тем самым информация, считываемая с информационных разрядов накопителя, поступят- через суююаторы 12 на выходы 45 20 устройства без изменения.П р и м е р 2 . Пусть для вышеприведенного примера информация искажена в первом блоке из-за отказа ИМП, т,е. с выходом 9, 10, 14 накопителя 3 считывается число 1111 1100 0010 1111 1001 0001. Тогда на выходе 15 блока 11 будет 0111, так как1 1 1 1 1110 0 20010 31111 41001 50111 60Кроме того, поскольку первый блок содержит единичные символы, а первый из С контрольных символов нулевой,.то на одном из выходов элементов Й 13 будет единичный сигнал, 65 который откроет соответствующие элементы И 17. Тем самым на выходе этихэлементов выделится синдром. Тогдана сумматорах 12 произойдет суммирование синдрома н информации из искаженного блока, т;е. 0111 + 1=1000, что соответствует исходнойподлежащей хранению информации вэтом блоке.Таким образом, в предлагаемомустройстве отсутствует необходимостьпроведения записи инвертированногослова и контрольного считывания приобнаружении отказов, что позволяетповысить быстродействие устройства;формула изобретенияЗапоминающее .устройство с самоконтролем, содержащее накопитель,входы первой группы которого подключены к выходам адресного блока, входы второй группы накопителя подключены ко входам шифратора и являютсявходами устройства, выходы шифратора,подключены ко входам третьей группынакопителя, выходы первой и второйгрупп которого подключены ко входамблока контроля, выходы блока контроля подключены ко входам элемента ИЛИи к первым входам соответствующихэлементов И первой группы, выходэлемента ИЛИ подключен ко вторым входам элементов И первой группы, выходы которых подключены к первым входамсоответствующих сумматоров по модулю два, втбрые входы сумматоров помодулю два подключены к соответствующим выходам первой группы накопителя, выходы сумматоров по модулюдва являются выходами устройства,о т л и ч а ю щ е е с я тем, что,с целью повышения быстродействияустройства, оно содержит вторую группу элементов И, входы которых подключены к соответствующим входампервой группы накопителя, выходыэлементов И второй группы подключены ко входам четвертой группы накопителя, и.третью группу элементовИ, одни входы которых подключены ксоответствующим .выходам первой группы накопителя, другие входы элементов И третьей группы подключены ксоответствующим выходам третьейгруппы накопителя, выходы элементовИ третьей группы подключены к третьиМвходам соответствующих элементов Ипервой группы.Источники информации,принятые во внимание при экспертизе1. Самофалов К.Г., Корнейчук В,И.,Городний А.В, Структурно-логическиеметоды повышения надежности запоминающих устройств. М., ".Машиностроение", 1976, с. 101 - 106.2. Авторское свидетельство СССРпо заявке 9 3256760/18-24,кл. б . 11 С 29/00, 1981 прототип)..Пекарь КорректорИ. Шулл остав ехред Тираж 592 П НИИПИ Государственного комитетпо делам изобретений и откры 5, Москва, Ж, Раушская наб. аказ 1911/ е 5 130 ектная, 4 ППП "Патент Фил город, у едактор СТимохи писССС й