Запоминающее устройство с самоконтролем

(54)(5) 1. ЗАПОМИНА 10 ЩЕЕ УСТРОЙСТВО С САМОКОНТРОЛЕМ по авт.св. В 911627, . о т л и ч а ю щ е е с я тем, что, с целью повышения надежности устройства, в него введены блок свертки, блок анализа ошибок, группа элементов И, причем входы блока свертки подключены к одним из выходов регистров числа, а выход соединен с одним из входов элементов ИЛИ второй группы и первым входом блока анализа ошибок, второй вход которЬго соединен с выходом формирователя контрольных сигналов, третий вход - с другим выходом второго регистра числа, первый выход блока анализа ошибок соединен с первьг ми входами элементов И группы, вторые входы которых соединены с выходами дешифратора, а выходы - с одними из входов первого регистра числа, второй и третий выходы блока анализа ошибок соединены с четвертым и пятым входами блока контроля, один из выходов которого соединен с входом формирователя контрольных сигналов, четвертый выход блока контроля является контрольным выходом устройства.2. Устройство по п. 1, о т л ич а ю щ е е с я тем, что блок анализа содержит элементы И с первого по четвертый, первый и второй элементы УДАРСТВЕННЫЙ НОМИТЕТ СССРДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ ОПИСАНИЕ ИЗ АВТОРСКОМУ СВИДЕТЕЛ ИЛИ и элементы НЕ с первого по,пятый причем первые входы первого, второго и четвертого элементов И подключены соответственно к выходам первого, третьего и четвертого элементов НЕ, вторые входы первого и четвертого элементов И соединены соответственно с выходами второго и пятого элементов НЕ, выходы второго и третьего элементов И подключены к входам второго элемента ИЛИ, выход которого и выходы первого, третьего и четвер". того элементов И являются выходами блока, входы первого, третьего и четвертого элементов НЕ и первый вход третьего элемента И являютсяпервым входом блока, третий вход первого элемента И, вторые входы второго и третьего элементов И и вход пятого элемента НЕ подключены к выходу первого элемента ИЛИ, входы которого являются вторым входом бло" ка, вход второго элемента НЕ и третьи входы второго, третьего и четвертого, элементов И являются третьим входом блока.3. Устройство по и. 1, о т л ич а ю щ е е с я тем, что блок. контроля содержит регистр сдвига, группУ элементов НЕ, элемент ИЛИ-НЕ и блоки сравнения, причем выходы элементов НЕ группы соединены с одними из входов блоков сравнения, первые выходы которых соединены с входами элемента ИЛИ-НЕ, вторые выходы - с входами регистра сдвига, выход которого, вы ход элемента ИЛИ-НЕ и третьи вьходы блоков сравнения являются выходами блока, входами которого являются входы элементов НЕ группы и другие входы блоков сра:Миня.Изобретение относится к вычислительной технике.По основному авт. св. У 911627 извест- но запоминающее устройство с самоконтролем, содержащее накопитель, регистры 5 числа, группы элементов ИЛИ, регист" ры адреса, счетчик адресов, блок контроля, блок управления, блокместного управления, коммутаторы, счетчик разрядов, а также последова тельно соединенные формирователь контрольных сигналов, дешифратор и сумматор, причем выход накопителя подключен к первым входам первого, второго и четвертого регистров 15 числа и к входу третьего регистра числа, входы накопителя соединены с выходами элементов ИЛИ, входы элементов ИЛИ первой группы подключены к выходам первого регистра, адреса и второго регистра адреса, вход которого соединен с выходом счетчика адресов, первый выход второго регистра числа подключен к однимиз входов второй группы элементов 25 ИЛИ, вторые входы и выход второго регистра числа соединены соответственно с выходом блока местного управления и первым входом блока контроля, второй вход которого соединен с выходом третьего регистра числа, выходы блока управления подключены к управляющим вхоцам накопителя, регистров адреса, счетчика адресов, регистров числа блока контроля, блока местного управления35 и коммутаторов, второй вход четвер-, того регистра числа подключен к выходам первого коммутатора, а выходы - к другим входам элементов ИЛИ второй группы и первому входу второго коммутатора, выход которого соединен с вторым входом первого регистра числа, выход которого подключен к первому входу перЬого коммутатора, вторые и третьи входы45 первого и второго коммутаторов соеди. иены соответственно с первыми выходами блока контроля и счетчика разрядов, вторые выходы которых подключены сост." ветственно к входам счетчика разрядов и блока управления, входы формирова; теля контрольных сигналов подклю-. чены соответственно к выходам первого, второго и четвертого регистров числа, а выход подключен к однйм из входов элементов ИЛИ второй группы, выход дешифратора соединен с третьим входом блока контроля, вход сумматора подключенк выходу второго регистра числа, авыход - к входам первого и четвертого регистров числа Я .В этом устройстве при последовательной записи линейного участкапрограммы или массива чисел данные,подлежащие записи в отказавшиеразряды ячеек, компануются на отдельном регистре в слово и записываютсяв резервнуюячейку. При считывании программы или массива чисел вместо значений отказавших разрядовиспользуются их истинные значения,содержащиеся в резервной ячейке.Однако, если после записи программыили массива чисел появляются ещеотказавшие разряды, то разрядырезервной ячейки могут быть вставлены в места отказавших разрядов неверно. Это происходит в том случае, еслипоявился отказ, значение которогосовпадает со значением. соответствующего разряда хранимой кодовой комбинации. В 503 случаев такие отказыприводят к нарушению работоспособности устройства.Таким образом, недостатком этогоустройства является низкая надежность.Цель изобретения - повышение надежности устройства.Поставленная цель достигается 1тем, что в запоминающее устройствос самоконтролем введены блок свертки,блок анализа ошибок, группа элементов И, причем входы блока свертки подключены к одним из выходов Регист ров числа, а выход соединен с одним из входов элементов ИЛИ второй группы и первым входом блока анализа ошибок, второй вход котоРого соединен с выходом формирователя контроль ных сигналов, а третий вход - с другим выходом второго регистра числа, первый выход блока анализа ошибок подключен к первым входам элементов И группы, вторые входы которых соединены с выходами дешифратора, а выходы - с одними из входов первого регистра числа, второй и третий выходы блока анализа ошибок соединены с четвертым и пятым входами блока контроля, один из выходов которого соединен с входом формирователя контрольных сигналов, четвертый выход блока контроля является контрольным выходом устройства.Блок анализа содержит элементы И с первого по четвертый, первый и3 11336 второй элементы ИЛИ и элементы НЕ с первого по пятый, причем первые входы первого, второго и четвертого элементов И подключены соответственно к выходам первого, третьего и четвертого элементов НЕ,вторые входы первого и четвертого элементов И соединены соответственно с выходами второго и пятого элементов НЕ, выходы второго и третьего элементов И подключены к входам второго элемента ИЛИ, выход которого и выходы первого, третьего и четвертого элементов И являются выходами блока, входы первого, третьего и четвертого элементов НЕ и первыйвход третьего элемента И являются 15 первым входом блока, третий вход первого элемента И, вторые входы второго и третьего элементов И и вход пятого элемента НЕ подключены к выходч первого элемента ИЛИ,входы 20 которого являются вторым входом 1 блока, вход второго элемента НЕ и ,третьи входы второго, третьего и чет.вертого элементов И являются третьим входом блока. 25Блок контроля содержит регистр сдвига, группу элементов НЕ, элемент ИЛИ-НЕ и блоки сравнения, причем выходыэлементов НЕ группы соединены с одними из входов блоков сравнения,. Зо первые выходы которых соединены с входами элемента ИЛИ-НЕ, вторые выходы - с входами регистра сдвига, выход которого, выход элемента ИЛИНЕ и третьи выходы блоков сравнения являются выходами блока, входами которого являются вхбды элементов НЕ группы и другие входы блоков сравнения.На фиг.представлена структурная схема предложенного устройства; на фиг, 2 - функциональная схема блока анализа; на фиг. 3 - один из возможных вариантов блока контроля.Устройство содержит накопитель 1, имеющий вход 2, первую группу эле ментов ИЛИ 3, первый 4 и второй 5 регистры адреса, регистр 4 имеет вход 6, счетчик 7 адресов. К выходам 8 накопителя 1 подключены первые входы первого регистра 9 числа, вто- ф рого регистра 10 числа, вход третьего регистра 11 числа и первый вход четвертого регистра 12.числа.Устройство содержит также вторую группу элементов ИЛИ 13, блок 14, контроля, первый 15 и второй 16 коммутаторы, счетчик 17 разрядов, блок 18 управления, блок 19 местного,23 4:управления-, вход 20 и выход 21 устройства, формирователь 22 контрольных сигналов, дешифратор 23, сумма тор 24, представляющий собой группу сумматоров по модулю два, блок 25 свертки, блок 26 анализа, группу элементов И 27. Блок 26 анализа имеет выходы 28-31 с первого по четвертый.Блок 26 анализа(фиг. 21 содержит первый 32, второй 33, третий 34 и четвертый 35 элементы И, первый 36 и второй 37 элементы ИЛИ, последний имеет вход 38. Устройство также содержит элементы НЕ 39 -39 с перво. Го по пятыйеБлок 14 контроля(фиг, 3)содержит регистр 40 сдвига, группу элементов НЕ 41, элемент ИЛИ-НЕ 42 и блоки 431 - 43 сравнения (где к - разрядность хранимого в накопителе слова), Каждый блок 43 содержит сумматор 44 по модулю два, элементы И 45-50 и элементы ИЛИ 51 и 52.Устройство работает следующим образом.В исходном состоянии счетчик. 17 обнулен. Для каждого линейного участ ка программы или для массива чисел, которые записываются и считываются последовательно, выделяются резерв" ные ячейки накопителя 1. В счетчик 7 при этом записывается адрес первой резервной ячейки, а на вход 6 регистра 4 поступает адрес первой ячейки записываемого или считываемого массива чисел.4При записи число через вход 20 поступает в регистр 9, и содержимое регистра 4 через элементы ИЛИ 3 пода ется на вход накопителя 1. Обратный код из регистра 9 через элементы ИЛИ 13 записывается в ячейки накопителя.1. Затем содержимое ячейки считывает. ся на регистр . После этого производится запись-считывание прямого кода числа на регистр 10. Причем при записи прямого кода одновременно с информационными разрядами записы" ваются контрольные разряды корректирующего кода с расстоянием три, которые вырабатываются формирователем 22 и через элементы ИЛИ 13 посту. пают в накопитель 1, Кроме того, с помощью блока 25 формируется дополнительный контрольный разряд, представляющий сумму по модулю два всех информационных и контрольных разрядов. Этот дополнительный контрольныйО 5 11336разряд также одновременно с записьюпрямого кода числа через элементыИЛИ 13 записывается в накопитель 1,Для формирования дополнительногоконтрольного разряда достаточноиметь лишь информационные разряды,которые поступают на вход блока 25из регистра 9,После записи-считывания прямогокода содержимое регистров 10 и 11подается на блок 14. В случае, еслиотказавших разрядов в ячейке нет,то в регистр 4 подается следующийадрес, и аналогично производитсязапись второго числа, Если же вячейке есть отказавшие разряды, то15блок 14 и счетчик 17 выдают на коммутатор 15 сигналы по которым изрегистра 9 в младшие разряды регистра 12 передаются разряды числа, соответствующие отказавшим разрядам 20ячейки. Затем из блока 14 в счетчик17 записывается код, соответствующийколичеству отказавших разрядов ячейки. Из блока 18 управления в блок19 поступает сигнал, Dо которому в 25маркерный разряд ячейки накопителячерез регистр 10 записывается код"1". Одновременно код из блока 14,имеющий "1" в тех разрядах, которыеотказали, поступает в формирователь ЗО22, и полученные контрольные разрядыкорректирующего кода записываютсяна место ранее записанных контрольныхразрядов.Кроме того, из регистра 10 на35вход блока 25 подается результатсчитывания прямого, кода, и формируется дополнительный контрольный разряд,заносимый на место ранее записанного.Аналогично производится запись числаво вторую отказавшую ячейку, толькосоответствующие разряды регистра 9записываются в следующие младшиенезанятые разряды регистра. 12. Послетого, как все разряды регистра 1245заполняются, счетчик разрядов вьдаетсигнал заполнения в блок 18. Адресрезервной ячейки из счетчика 7поступает ла регистр 5 адреса ичерез элементы ИЛИ 3 на вход 2 нако"пителя 1. Содержимое регистра 1250через элементы ИЛИ 13 записывается впервую резервную ячейку массивачисел. Одновременно в эту же ячейкузаписываются контрольные разрядыкорректирующего кода из формирователя 5522 и дополнительный контрольный разряд из блока 251. После этого посигналу из блока 18 в счетчике 7 23 6формируется адрес следующей резервной ячейки.Чтение информации производитсяследующим образом. В регистр 4 по входу 6 подается адрес первой ячейкисчитываемого массива чисел, а всчетчик 7 записывается адрес первойрезервной ячейки чисел. Счетчик 17 при этом находится в нулевом состоя"нии. По сигналу из блока 18 производится передача содержимого счетчика 7 через регистр 5 и элементы ИЛИ3 на вход 2 накопителя 1. Производится чтение числа из первой резервной ячейки на регистр 10, из,которого число поступает в формирователь:22 и- блок 25, где проверяется выполнение контрольных соотношений коррек"тирующего кода.При двойной ошибке по ненулевомусиндрому с формирователя 22 и нулевому сигналу с блока 25 блок 26 анализа выдает сигнал о наличии некорректируемой ошибки на выход 31. При одиночной ошибке формирователь 22 вырабатывает также ненулевой синдром,а блок 25 - единичный сигнал. Синдром поступает на дешифратор 23, который управляет работой. сумматора 24. Скорректированное число пос. тупает в регистр 12, Затем из регист. ра 4 поступает адрес первой ячейки считываемого массива чисел, и произврдится чтение на регистры 9 и 1 О, Если в маркерном разряде код "0", то, следовательно, до записи числа в ячейке не было отказавших разрядов, Число из регистра 10 поступает в формирователь 22 и блок 25, и с помощью дешифратора 23 и сумматора 24 корректируется разряд числа, который мог отказать после записи числа в ячейку. После этого скорректированное число записывается в регистр 9, а затем поступает на выход 21. При возникновении двойной ошибки, как и при считывании слова из резервной ячейки, в блоке 26 анализа вырабатывается сигнал наличия некорректируемой ошибки.Наличие кода "1" в маркерном разряде означает, что до записи числа в ячейке были отказавшие разряды. В этом случае производится запись и считывание нарегистр 11 обратного кода числа. Содержимое регистров 1 О и 11 поступает на входы блока 14, который выдает на формирователь 22 код, содержащий "1" в разрядах, соот, ветствующих отказавшим, Одновремен7 113 но из регистра 10 на вход формирователя 22 поступают контрольные разряды корректирующего кода, а на блок 25 информационные разряды.Далее возможно следующее. Первый случай. После записи данных в ячейке не было отказов. При этом с выхода блока 25 в блок 26 анализа поступает нулевой сигнал, формирователь 22 вырабатывает нулевой синдром, и на третьем выходе 30 блока 26 анализа формируется единичный сигнал, который поступает на вход блока 14. По сигналам из блока 14 и счетчика 17 через второй коммутатор 16 производится передача необходимого числа младших разрядов регистра 12 в регистр 9. После подмены тех разрядов ячейки, которые отказали до записи числа, содержимое регистра 9 поступает на вход 21. В счетчик 17 разрядов записывается код, соответствующий количеству использованных разрядов регистра 12Если все раэря. ды регистра 12 будут использованы, на что указывает соответствующее состояние счетчика 17, то по сигналу из блока 18 управления в счетчике 7 формируется адрес следующей резервной ячейки, Содержимое резервной ячейки считывается на регистр 10, корректируется и передается на регистр 12, Далее аналогично продолжается считывание массива чисел,Второй случай. После записи данных в ячейке появился один отказ, значение которого совпадает со значением соответствующего разряда хранимой кодовой комбинации. При этом с выхода блока 25 в блок 26 анализа поступает нулевой сигнал, а с формирователя 22 ненулевой синдром. Яа выходе 29 блока 26 анализа формируется единичный сигнал, который поступает на вход блока 14. На соответствующем выходе дешифратора 23 появляется единичный сигнал, который поступает на вход блока 14. По сигналам из блока 14 и счетчика 17.через второй коммутатор 16 производится передача необходимого числа соот 3623 8ветствующих разрядов регистра 12 врегистр 9. Причем в разряд, которыйотказал после записи числа,не передается информация с регистра 12. Разрядами резервной ячейки подменяютсятолько те разряды ячейки, которыеотказали до записи числа. После этогочисло из регистра 9 поступает навыход 21. В счетчик 17 записываетсякод, соответствующий количеству использованных разрядов регистра 12.Третий случай. После записи данных в ячейке появился один отказ,значение которого не совпадает созначением соответствующего разряда 5хранимой кодовой комбинации. Блок25 выдает в блок 26 анализа единичныйсигнал, а с формирователя 22 выдаетсяненулевой синдром. На соответствующем выходе дешифратора 23 появляетсяединичный сигнал. На:втором 29 ипервом 28 выходах блока 26 анализатакже появляются единичные сигналы.По сигналам с выхода дешнфратора 23и с первого выхода 28 блока 26 анализа,через элементы И 27 инвертируется соответствующий разряд: регистра9, который отказал после записиданных и не совпадает со значениемзаписанной информации.ЗО Аналогично как и во втором случаечерез второй коммутатор 16 производится передача необходимого числасоответствующих разрядов регистра12 в регистр 9, Разрядами резервной З ячейки подменяются только те разрядыячейки, которые отказали до записичисла. После этого число нз регистрй9 поступает на выход 21. И счетчик17 записывается код, соответствующий 4 р количеству использованных разрядоврегистра 12. Предложенное устройство, таким образом, в случае появления отказа после записи числа полностью сохраняет работоспособность в то. время как известное неработоспособно в 503 случаев. Следовательно,предлагаемое устройство имеет повышенную надежность.,Цици рректо мокосов хред дакто каз 995 ираж 583 Подпарственного комитета Собретений и открытийа, Ж, Раушская наб., д.4 исноеССР ВНИИПИ Госу по делам и13035, Моск Филиал ППП "Патент", г. Ужгород, ул, Проектная