Резервированное оперативное запоминающее устройство

СОЮЗ СОВЕТСКИХСОЦИАЛ ИСТИЧЕСНИНРЕСПУБЛИК 11 С 29/00 ОПИСАНИЕ ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ления ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР По ДЕВАМ ИЗОТ ЕТЕНИЙ И ОМЩТИ(56) 1. Авторское свидетельство СССР Иу 744737, кл. С 11 С 29/00.2. Уолл Э. Использовани контроля по коду Хемминга в микропроцессорных системах. в . "Электроника", 1979, У 24, с. 27, рис. 2.(54)(57) РЕЗЕРВИРОВАННОЕ ОПЕРАТИВНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее накопители данных, адресные входы которых подключены к адресным входам накопителя корректирующих кодов, к входам первой группы блока регистрации ошибок и являются адресными входами первой группы устройствау управляющие входы накопителей данных и накопителя корректирующих кодов подключены к соответствующим выходам первой группы блока управления, входы группы которого подключены к входам второй группы блока регистрации ошибок и . являются адресными входами второй группы устройства, первый вход блока управления является первым управляйщим входом устройства и подключен к одному иэ входов блока коррекции ошибок, входы. - выходы первой группы которого. являются информационными входами - выходами устройства, информационнные входы-выходы накопителей данных и,накопителя корректирующих кодовподключены к соответствующим входамблока контроля, выходы которого подключены к информационным входам накопителя корректирующих кодов и к входам третьей группы блока регистрации ошибок, выходы которого подключены к входам-выходам первой группыблока коррекции ошибок, о т л и ч а -ю щ е е с я тем, что, с целью повышения надежности, оно содержит коммутатор и формирователь управляющихкодов, вход которого подключен к второму входу блока управления и является вторым управляющим входом устройства, входы перруой и второй групп Е(уормировагала управлпмаих копов попключены соответственно к входамгруппы блока управлапиа и к выкопамнакопителя корректирующих кодов,выходы формирователя управляющих акодов подключены к входам-выходам пеР."вой группы блока коррекции ошибок,щвходы-выходы второй группы которогоподключены к входам-выходам первойгруппы коммутатора, входьгвыходывторой, третьей и четвертой группкоммутатора подключены к информацвонньк входам-выходам соответственнопервого, второго н третьего . накопителей данных, управляющие входы коммутатора подключена к выходам второй группы блока управ Ф 11375Изобретение относится к области цифровой вычислительной техники и может быть использовано в высоконадежных вычислительных средствах.Известно оперативное запоминающее устройство, содержащее шифраторы; записи и считывания, первую и вторую. схемы сравнения и логический блок. Устройство позволяет исправлять одиночные ошибки, а также локализовать 10 их источник. Исправление ошибок осуществляется при помощи корректирующе" го кода 1 13.Недостатком устройства является невозможность исправления двукратных и многократных ошибок.Наиболее близким по технической сущности к предлагаемому является оперативное запоминающее устройство, содержащее основной и контрольный накопители, блок контроля по коду Хемминга, дешифратор, блок коррекции и блок регистрации ошибок, шину данных, к которой присоединены выходы блока коррекции, выходы блока регистрации ошибок, входы основного накопителя и блока контроля по коду Хемминга, к шине адреса присоединены входы основного и контрольного накопителя, выходы которого присоединены к входам блока контроля по коду Хемминга, выходы которого присоединены к входам дешифратора и контрольного накопителя, выходы основного накопителя присоединены квходам блока контроля по коду Хем 35 минга и входам блока коррекции, вторые входы которого присоединены к выходам дешифратора. Входы блока регистрации ошибоК присоединены к40 выходам дешифратора, Устройство использует корректирующий код Хемминга и позволяет исправлять одиночные ошибки 121.Недостатком устройства является45 отсутствие возможности исправления ошибок с кратностью больше двух в данных, к достоверности которых предъявляются повышенные требования. Указанный недостаток обусловлен тем, что используемый код Хемминга позво 50 ляет исправлять лишь одиночные ошибки. Цель изобретения - повышение надежности устройства.Ноставленная цель достигается в ,55 устройстве, содержащем накопители данных, адресные входы которых подключены к адресным входам накопителя 38 2корректирующих кодов, к входам первой группы блока регистрации ошибоки являются адресными входами первойгруппы устройства, управляющие входынакопителей данных и накопителякорректирующих кодов подключены ксоответствующим выходам первой группыблока управления, входы группыкоторого подключены к входам второйгруппы блока регистрации ошибок иявляются адресными входами второйгруппы устройства, первый вход блокауправления является первым управляющим входом устройства и подключенк одному из входов блока коррекцииошибок, входы - выходы первой группыкоторого являются информационнымивходами-выходами устройства, информационные входы - выходы накопителейданных и накопителя корректирующихкодов подключены к соответствующимвходам блока контроля, выходы которого подключены к информационнымвходам накопителя корректирующихкодов и к входам третьей группыблока регистрации ошибок, выходыкоторого подключены к входам-выходампервой группы блока коррекции ошибок, введением коммутатора и формирователя управляющих кодов, вход которого подключен к второму входу блока управления и является вторым управляющим входом устройства, входыпервой и второй группы формирователя управляющих входов подключенысоответственно к входам группы блокауправления и к выходам накопителякорректирующих кодов, выходы формирователя управляющих кодов подключенык входам-выходам первой группыблока коррекции ошибок, входы-выходывторой группы котордго подключены квходам-выходам первой группы коммутатора, входы-выходы второй, третьейи четвертой групп коммутатора подклкгчены к информационным входам-выходамсоответственно первого, второго итретьего накопителей данных, управ"ляющие входы коммутатора подключенык выходам второй группы блока управления,. Устройство обеспечивает возможность двух режимов обращения к памяти: исправления одиночных ошибоки мажоритарный.Режим исправления одиночных ошибок используется для хранения данных,к достоверности которых не предъявляется повышенных требований. В3 11375 этом режиме при записи данных формируется и заносится в накопитель корректирующего кода корректирукщий код Хемминга, а при считывании данных они контролируются и при необходимости в них исправляются одиночные ошибки.Мажоритарный режим используется для хранения данных, к достоверности которых предъявляются повышенные тре бования. В этом режиме данные записываются одновременно в три накопителя, а при считывании коммутатор осуществляет поразрядную мажоритарную обработку указанных данных, что обеспе" 1 чивает исправление ошибок в случае их возникновения.На фиг. 1 приведена, структурная схема устройства; на фиг. 2 - структурная схема блока коррекции ошибок;на фиг. 3 - структурная схема блока контроля; на фиг. 4 - Функциональная схема блока управления; на- фиг. 5 - структурная схема блока регистрации ошибок. 25Устройство (см. Фиг. 1) содержит первый 1, второй .2 и третий 3 накопители данных, накопитель корректирую" щих кодов 4, коммутатор 5, бЛок коррекции ошибок б, блок контроля 7,ЗО формирователь управляющих кодов 8,блок управления 9 и блок регистрации ошибок 10. Информационные входы-выходы устройства 11, образующие дополнительную шину данных, соединены с35 первой группой входов-выходов блока коррекции ошибок б и с выходами блока регистрации ошибок 10, Младшие и два старших разряда адресных входов устройства 12 образуют соответственно первую и вторую группу входов, при этом первая группа соединена с адресными входами первого .1, второго 2 итретьего 3 накопителей данных, накопителя корректирующих .кодов 4, атакже с первой группой входов блокарегистрации ошибок 10, вторая группаадресных входов 12 связана с группойвходов блока управления 9, первойгруппой входов формирователя управля-,о:ющих кодов 8 и с второй группой входовблока регистрации ошибок 10. Первым управляющим входом устройства является вход управления записью"считыванием 13, который соединен с первымвходом блока управления 9 и входомблока коррекции ошибок б. Вторымуправляющим входом устройства явля 38 4етсявход управления режимоч 14,соединенный с вторым входом блокауправления 9 и входом Формирователяуправляющих кодов 8, группа выходов15 которого соединена с группой входов блока коррекции ошибок 6, вторая группа входов-выходов 16 которого соединена с первой группой входов-выходов коммутатора 5, вторая,.третья и четвертая группы входоввь 1 ходов которого соединены соответственно с первым 1, вторым 2и третьим 3 накопителями данных,входы управления записью считываниемкоторых соединены с соответствующимиразрядами первой группы выходов 17блока управления 9, вторая группавыходов 18 которого соединена с группой входов управления коммутатора 5.Первая 19, вторая 20 и третья 2группы входов блока контроля 7 соединены соответственно с второй, третьей и четвертой группами входоввыходов коммутатора 5. Четвертая 22,группа входов блока контроля 7 сое-,динена с группой выходов накопителякорректирующих кодов 4, группа инФормационных входов которого соединена с группой выходов 23 блскаконтроля, а также с второй группойвходов Формирователя управляющихкодов 8 и с третьей группой входовблока регистрации ошибок 1 О. Приэтом коммутатор 5 выполнен в видемикропроцессорной коммутационной БИС(например 583 ХЛ 1) с мажоритарнымиФункциями. Блок коррекции ошибок 6состоит из идентичных разрядов, число которых совпадает с разрядностьюинформационной шины 11. Каждый разряд блока коррекции 6 ( см. Фгг. 2)содержит шинный Формирователь 24 иэлемент ИСКЛЮЧАЮЩЕЕ ИЛИ 25. Входвыход шинного формирователя 24соединен с соответствующим разрядом шины 11, выход шинного формирователя 24 соединен с первым входомэлемента ИСКЛЮЧАЮЩЕЕ ИЛИ 25 и с соответствующим разрядом первой груп-,пы входов-выходов 16 коммутатора,5.Управляющий вход шинного Формирователя 24 соединен с входом управлениязаписью-считыванием 13, а вход шинного формирователй 24 соединен с выходом элемента ИСКЛЮЧА 1 ОЩЕЕ ИЛИ 25, второй вход которого соединен с соотвечствующим разрядом группы выходов 15Формирователя управляющих кодов 8.Блок контроля 71 см. Фиг.3) состоитиз набора сверток по модулю два 26, входы которых в соответствии с кодировкой кода Хемминга соединены с группами выходов 22 накопителя корректирующих кодов 4 и информационных 5 входов-выходов 19 - 21 накопителей данных- 3.Выходы 23 сверток по модулю два 26 связаны с информационными входами накопителя корректирующих кодов .А. О Формирователь управляющих кодов 8 представляет собой комбинационный преобразователь кода и выполняется в виде ПЗУ. Блок управления 9 ( см. фиг. 41 содержит дешифратор 2, 15 первый, второй и третий элементы ИЛИ 28, ПЗУ 29 и элемент И 30. Старшие разряды адресных входов 12 соединены с информационными входами дешифратора 27, с первым и вторым 20 входами ПЗУ 29, третий вход которого соединен с первым входом элемента И 30 и входом управления режимом 14. Четвертый вход ПЗУ 29 соединен с входом управления записью-считывани ем 13, с вторым входом элемента И 30 и стробирующим входом дешифратора 27, выходы которого соединены с первыми входами элемента ИЛИ 28, вы" ходы которых являются разрядами 30 группы выходов 17, связанными с накопителями данных 1 - 3, при этом разряд, связанный с накопителем корректирующих кодов 4, соединен с входом управления записью-считыванием 13.Вторые входьг элементов ИЛИ 28 соеди" иены с выходом элемента И 30. Выхоцы 18 ПЗУ 29 соединены с группой входов управления коммутатора 5, Блок регистрации ошибок 1 О содержит регистр 40 кода ошибки 31, счетчик 32. регистрг адреса ошибки 33 и четвертый элемент ИЛИ 34. Выходы регистров 31, ЗЗ и счетчика 32 соединены с информационной шиной 11, а их стробирующие входы соединены с выходом четвертого элемента ИЛИ 34, входы которого соеди-" нены с информационньяи входами реги стра кода ошибки 31 и с группой вы- ходов 23 блока контроля 7. Информаци"50 онные входы регистра адреса ошибки 33 соединены с группой адресных входов 12. Устройство работает следующим об" разом.Адреса поступают на входы адреса 2, даниые поступают и вццаются на информационную шину 11. Режимы записи или считывания задаются подачей навход управления записью-считыванием 13 соответственно единичного и нулевогб уровня. Управление режимом резервирования осуществляется подачей на вход управления режимом 14.При наличии на этом входе нулевого уровня устройство работает в режиме. исправления одиночных ошибок; при наличии единичного уровня устройство работает в режиме мажоритарного резервирования. В режиме исправления одиночных ошибок используется корректирующий код Хемминга и запись информации осуществляется следующим образом. Младшие разряды кода адреса поступают по первой группе входов 12 на адресные входы накопителей 1 - 4, По этому адресу во всех четырех накопите" лях- 4 выбираются соответствующие ячейки памяти. Код адреса с двух старших разрядов входов 12 дешифрируется в блоке управления 9 и в виде сигнала записи на одном из разрядов выходов 17 поступает на вход записи- считывания одного из накопителей данных 1 - 3, например первого, переводя этот накопитель в режим записи.Одновременно блок управления 9 выдает сигнал записи по соответствующему разряду выходов 17 на накопитель корректирующих кодов 4, а также формирует код управления на вторых выходах 18, по которому коммутатор 5 передает информацию, поступающую через блок коррекции ошибок 6 с информационной шины 11, на информационную шину первого накопителя 1.Таким образом, в первый накопитель 1 записывается информация. Поскольку в зто время второй 2 и третий 3 накопители находятся и режиме считывания, на их входах-выходах находится информация, считываемая иэ выбранных ячеек памяти. Накопитель корректирующих кодов 4 находится в режиме записи и на его выходах "0". Указанные коды поступают на входы 19 в . 22 блока контроля 7. Последний формирует корректирующий код Хемминга, который с выходов 23 поступает на информационные входы накспителя корректирующих кодов 4 и записывается в нем по выбранному адресу. В режиме считывания на вход управления записью-считыванием 3 поступает нулевой уровень.Младшие разряды адреса поступают на все четыре накопителя 1 - 4, выбирая соответствующие ячейки памяти.7 1137Старшие разряды кода адреса поступаютна первую группу входовблока управления 9. В соответствии сэтим кодом блок управления 9 формиру.ет код на второй группе выходов 18,в соответствии с которым коммутатор5 передает информацию с входов-выходоводного иэ накопителей данных 1 - 3,например второго 2, на входы-выходы16 блока коррекции ошибок 6. На 10входы 19 - 21 блока контроля 7 поступают коды, извлеченные из накопителей данных- 3, На вход 22 синформационных выходов накопителякорректирующих кодов 4 поступает кодХемминга, сформированный при записи.Блок контроля 7 по укаэанным кодамформирует на своих выходах 23 кодсиндрома ошибки. Отсутствию ошибоксоответствует нулевой код. Код син- щдрома поступает на третью группувходов блока регистрации ошибок 1 О.Если код синдрома не нулевой, тоблок регистрации ошибок фиксируетошибку и запоминает код синдрома иадрес. Кроме того, код синдрома поступает на вторую группу входов формирователя управляющих кодов 8,Помимо кода синдрома навходы формформирователя 8 поступает код с двух остарших адресных входов 12 и нулевойуровень с входа управления режимом14, При наличии одиночной ошибки.в данных численное значение кодасиндрома при кодировании в кодах Хем минга равно номеру разряда накопителя 1 - 4, в котором произошла ошибка.Со старших разрядов входов адресана блок формирования 8 поступает код,численно равный номеру накопителя 40данных 1 - 3 в данном примере второгонакопителя 2), иэ которого в данныймомент считывается информация. Формирователь 8 формирует на своих выходах не нулевой код, если ошибка согласно коду синдрома произошла в накопителе данных, адрес которого поступает со старших разрядов входовадреса, т.е. если ошибка произошла втом накопителе, иэ которого осуще- .50ствляется в данный момент считывание.В этом случае единичный уровень фор-мируется на том, разряде 15, гдесогласно коду синдрома обнаруженаошибка. На вход управления блока коррекции ошибок б поступает нулевойуровень, переключающий блок 6 в режимпередачи информации с второй группы 538 8входов-выходов 6 на информационную шину 11.На вторую группу входов-выходов 16 блока 6 поступает считываемая из второго накопителя 2 информация, а на входы 15 управляющий код с формирователя 8. Информация с вторых входов- выходов 16 передается блоком 6 на шину 11. При наличии на одном из разрядов передаваемой информации ошибки блок коррекции ошибок 6 под управлением кода на входах 15 инвертирует ошибочную информацию в указанном разряде, чем достигается исправление ошибки.В режиме мажоритарного резервирования кода на входе режима 14 присутствует единичный уровень, устройство работает следующим образом. В режиме записи на вход управления записью- считыванием 13 поступает единичный уровень, по которому блок коррекции ошибок 6 передает информацию с ин" формационной шины 11 на первую группу входов-выходов коммутатора 5. Блок управления 9 формирует на вторых выходах. 18 код, переводящий коммутатор 5 в режим передачи информации с первой группы входов-выходов на первый 1, второй 2 и третий 3 накопители данных. Кроме того, блок управления 9 формирует на всех четырех разрядах первой группы выходов 17 сигналы записи. Адрес по младшим разрядамвходов поступает на адресные входы всех четырех накопителей. При этом старшие разряды кода адреса не используются.Таким образом информация записывается одновременно в соответствующую ячейку памяти каждого из трех нако"пителей данных 1 в .3. Кроме того,блоком контроля 7 Формируется контрольный,код и записывается в накопитель корректирующего кода 4, В резиме считывания код адресас младших разрядов входов 12 поступает на адресные входы накопителей 1 - 4. Блок управления 9 формирует кодуправления на выходах 18, в соответствии с которым коммутатор 5 осущест-вляет передачу на первую группувходов-выходов 16 информации трехнакопителей данных 1 - 3,Информация передается с поразрядной мажоритарной обработкой:АфА 1 А 2 + А 1 АЗ + А 2 АЗ,/где А 1 - логическое значение информацни, поступающей с первогонакопителя 1А 2 - логическое значение информации, поступающей с второго 5накопителя 2;АЗ - логическое значение информации, поступающей с третьегонакопителя 3.По информации, поступающей с на копителей данных 1 - 3 и накопителя корректирующего кода 4 блок контроля 7 формирует код синдрома, поступающий на Формирователь управляющих кодов 8 и блок регистрации ошибок 10. 15В случай ненулевого кода синдромаблок регистрации 10 Фйксирувт ошибку. Формирователь управляющих кодов в режиме мажоритарной обработки независимо от кода синдрома Формирует 20 нулевой код управления, благодаря этому блок коррекции ошибок передает информацию с первых входов-выходов 16 коммутатора 5 на информационную шину 1 без обработки. 25Таким образом, при работе в режиме исправления одиночных ошибок в одном цикле записи или считывания обращение происходит к одной ячейке памяти одного из накопителей данных ЗО 1 - 3 и к одной ячейке памяти накоф пителя корректирующего кода 4. При этом контрольный код формируется по данным, поступающим не только с накопителяв который осуществляется З запись, но и по данным, считываемым иэ двух других накопителей данных. В режиме мажоритарного резервирования при записи и считывании обращение производится одновременно к трем 40 ячейкам памяти, но одной в каждом накопителе 1 - 3, имеющим один и тот же адрес, поступающий с младших разрядов адресных входов 12. При этом эффективная емкость памяти в режиме мажоритарного резервирования в три раза меньше, чем в режиме исправления одиночных ошибок.ь. вБлок коррекции ошибок 6 работает ,следующим образом. Направление передачи информации задается сигналом, поступающим с входа управления записью-считыванием 13. При единичномуровне на входе 13 шинный Формирователь 24 передает информацию с соответствующего разряда информационной шины 11 на соответствующий разряД второй, группы входов-выходов 16. При нулевом уровне информация передаетсяв обратном направлении с входоввыходов 16 через элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 25 и через шинный формирователь 24 на информационную шину 1.Если на второй вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 25 поступает с соответствующего разряда 15 формирователяуправляющих кодов 8 единичный уровень,то информация при передаче в данномразряде инвертируется. Коммутатор 5в зависимости от кода управления,поступающего с вторых выходов 18блока управления 9, осуществляетследующие функции: передачу информации с первой группы входов-выходовна одну из трех других групп входоввыходов; передачу информации с второй,третьей н четвертой групп входоввыходов на первую группу; передачуинформации с первой группы входоввыходовна остальные трн группывходов-выходов; передачу информациис поразрядной обработкой с вторых,третьих, четвертых входов-выходовна первые входы-выходы,Блок контроля 7 работает следующим образом, Коды с групп входов19 - 22 поступают.на свертки по модулю два 26. Каждая свертка 26обслуживает один разряд кода синдрома.Блок управления 9.работает следующим образом, На входы блока 9 посту.пает двухразрядный код адреса 1,старшие разряды)и сигналы о режимах:управление записью-считыванием,управление режимом. Код на двухстарших разрядах входов данных 12определяет к какому иэ трех накопителей данных осуществляется обращение. По указанным сигналам ПЗУ 29формирует код управления на второй.группе выходов 18, которым осуществляется переключение коммутатора5, Кроме того, блок управления 9формирует сигналы записи на первойгруппе выходов 17, предназначенныедля задания режима записи накопителям 1 - 4. Сигнал записи яа накопитель корректирующих кодов 4 цоступает непосредственно с входауправления записью-считыванием 13.Сигналы записи на накопители данных 1 - 3 получаются при единичномуровне на входе управления записьюсчитыванием, дешифрацией кода состарших разрядов входов адреса 12или при одновременном наличии еди1137538 12 11ничных уровней на входах 13, 14, В первом случае сигнал записи выдается на накопитель с номером, численно равным коду на старших разрядах входов адреса 2, а во втором 5 случае на накопители 1 - 3.Блок регистрации ошибок 10 работает следующим образом. При наличии на третьих входах 23 блока 1 О ненулевого кода синдрома элемент ИЛИ 34 10 формирует стробирующий импульс, по которому в регистр кода ошибки 31 заносится код синдрома в регистр адр- са ошибки 33, с входов адреса 12 заносится текущий адрес, а содержимое 15 счетчика 32 увеличивается на единицу.Таким образом, после обнаружения очередной ошибки в счетчике 32 зафиксировано число ошибок, в регистре адреса ошибки 33 фиксируется адрес 20 последней ошибки, а в регистре кода ошибки синдрома последней ошибки. Данные об ошибках выдаются по информационной шине 11Использование изобретения позволяет повысить надежность устройствапутем избирательного резервирования памяти. При этом для хранения рабочих данных, к достоверности которых непредъявляется повышенных требований,используется режим исправления одиночных ошибок. В этом случае используется все поле памяти. Для храненияданных, к достоверности которыхпредъявляются повышенные требования,используется режим мажоритарного резервирования, К таким данным относятся, например, данные, позволяющиеперезапустить задание при обнаружениисбойных ситуаций, а также данныеискажение которых может повлечькатастрофические отказы. В этомрежиме каждое слово данных занимаеттри ячейки памяти, однако этот режимпозволяет добиться существенно большей надежности, поскольку позволяетисправлять ошибки любой кратности,за исключением ошибок, возникающихв одноименных разрядах различныхслов данных. Таким образом, в одном запоминаю"; щем устройстве хранятся данные с различной степенью надежности и соотношение их объемов может произвольно изменяться,/40 Тираа 583Государственного компо делам изобретений и о 3035, Москва, Ж, Раушская ета СССРрытийаб., д, 4/5