Буферное запоминающее устройство

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК ц С 11 С 9/ САНИЕ ИЗОБРЕТЕОРСКОМУ СВИДЕТЕЛЬСТВУ счи автоматическ строкам и по ка памяти, в ные блоки па строк, сумма мультиплексо мультиплексо управления р типлексора к динены соотв о-. ел о лмуль ыдругими ГОСУДАРСТВЕННЫЙ КОМИТЕТ ССПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫВ(56) 1. Авторское свидетельство СССВ 407394, кл, С 11 С 9/04, 19722. Авторское свидетельство СССРВ 705517, кл. С 11 С 9/04, 1977(54) (57) 1. БУФЕРНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее основной блокпамяти, информационные входы и выходы которого являются одними из информационных входов и выходами устройст-ва, счетчик адресов записи, счетчикадресов считывания и первый триггер,первыи вход которого соединен с входом счетчика адресов записи и является входом адреса записи устройства,а второй вход - с входом счетчика адресов считывания и является входомадреса считывания устройства, причем прямой выход первого триггералодключен к одному из управляющих вхдов основного блока памяти, о т л ич а ю щ е е с я тем, что, с цельюрасширения области применения устройства за счет обеспечения возможности ого изменения адрес столбцам основного него введены допол мяти, сумматор адре тор адресов столбцо р координат столбцо р координат строк и ежимом, причем вход оординат столбцов с етственно с одним и,801124379 ходов счетчика адреса записи и ним из выходов счетчика адресо тывания, другие выходы которьк подключены к входам мультиплексора координат строк, управляющие входымультиплексоров соединены с прямымвыходом первого триггера, одни изадресных входов первого дополнительного блока памяти подключены к выхо-,дам мультиплексора координат столбцов и одним из входов сумматора адре.сов столбцов, другие входы которогосоединены с выходами второго дополнительного блока памяти, одни из адресных входов которого подключены квыходам мультиплексора координатстрок и одним из входов сумматора адресов строк, другие входы которогосоединены с выходами первого дополнительного блока памяти, выходы сумматора адресов строк и сумматора адресов столбцов подключены к адреснымвходам основного блока памяти, другойуправляющий вход которого соединенс первым выходом блока управления режимом, второй и третий выходы которого подключены к управляющим входампервого и второго дополнительныхблоков памяти, первый и второй входыблока управления режимом соединеныс первым и с вторым входами первоготриггера, входы с третьего по седьмойблока управления режимом являются управляющими входами устройства, а вось.мой и девятый входы подключены со -ответственно к управляющим выходамосновного и первого дополнительногоблоков памяти, другие адресные и информационные входы дополнительнькблоков памяти являются соответственно другими адресны1124379 информационными входами устройства.2. Устройство по и. 1, о т л и - ч а ю щ е е с я тем, что блок управления режимом содержит триггеры с второго по шестой и элементы И-ИЛИ, причем первый и второй входы перво - го элемента И-ИЛИ подключены к прямым выходам второго и третьего триггеров соответственно, а выход соединен с входом запуска пятого триггера, первый и второй входы второго элемента И-ИЛИ подключены соответственно к инверсным выходам второго и третьего триггеров, а выход соединен с входом запуска шестого триггера, третьи и четвертые входы элементов И-ИЛИ соответственно объединены и являются первым и вторым3 1Изобретение относится к вычислительной технике и может быть исполь" зовано в устройствах ввода изображений в цифровом виде в системы обработки информации .5Известно буферное запоминающее устройство (БЗУ), позволяющее осуществлять обмен информацией и совме,щать процесс ввода данных с процессом их обработки 1 .10Однако известное устройство характеризуется ограниченной областью его применения из-за невозможности использования для ввода изображений в цифровом виде, представляющих собой дву мерную матрицу данных.Наиболее близким техническим решением к изобретению является буферное запоминающее устройство, содержащее накопитель, счетчики адресов записи . 20 и чтения, мультиплексор, служащий для выбора того или иного счетчика адреса в зависимости от выполняемой операции, регистр числа, соединенный с разрядными шинами накопителя и с 25 общими шинами числа, дешифратор, подключенный к адресным шинамнакопителя, блок управления, одни из входов которого соединены с шинами управления, счетчик объема буферной зоны, первые и вторые входы которого соединены с первым и вторым входами бловходами блока, третьим, четвертым ипятым входами которого являются соответственно установочные входы второго, третьего триггеров и вход запуска четвертого триггера, установочный вход которого и входы синхронизации второго и третьего триггеровявляются шестым входом блока, седь"мым входом которого является пятыйвход первого элемента И-ИЛИ, шестойвход которого подключен к прямомувыходу четвертого триггера, восьмыми девятым входами блока являютсясоответственно установочные входыпятого и шестого триггеров и пятыйи шестой входы второго элемента И-ИЛИ,первым, вторыми третьимвыходами блокаявляются соответственно прямые выходышестого,пятого и четвертого тригерров. 2ка управления, регистр объема буферной зоны, одни из входов которогоподключены к общим шинам числа, адругой вход соединен с третьим входом блока управления, блок анализасостояния буферной зоны, первые и вторые входы которого подключены к выходам счетчика объема буферной зоныи регистра объема буферной зоныодни из выходов которого соединеныс одноименными входами счетчикаобъема буферной эоны, а другие выходыс одноименными входами дешифратора 2.Недостаток данного устройства обусловлен также ограниченной областьюего применения,Цель изобретения - расширениеобласти применения устройства за счетобеспечения возможности автоматического изменения адреса по строкам и"толбцам основного блока памяти.Поставленная цель достигается тем,что в буферное запоминающее устройство, содержащее основной блок памяти,информационные входы и выходы которого являются одними из информационных входов и выходами устройства,счетчик адресов записи, счетчик адресов считывания и первый триггер,первый вход которого соединен с входом счетчика адресов записи и является выходом адреса записи устройства,з 11243 а второй вход - с входом счетчика ад- ресов считывания и является входом ад-, реса считывания устройства, причем прямой выход первого триггера подключен к одному из управляющих входов основного блока памяти, введены дополнительные блоки памяти, сумматор адресов строк, сумматор адресов столбцов, мультиплексор координат столбЬов, мультиплексор координат строк ,и блок управления режимом, причем входы мультиплексора координат столбцов соединены соответственно с одними из входов счетчика адреса записи и с одними из выходов счетчика ад 15 ресов считывания, другие выходы которых подключены к входам мультиплексора координат строк, уйравляющие входы мультиплексоров соединены с прямым выхсдом первого триггера,20одни из адресных входов первого дополнительного блока памяти подключены к выходам мультиплексора координат столбцов и одним из входов сумматора адресов столбцов, другие входы которого соединены с выходами второго дополнительного блока памяти, одни из адресных входов которого подключены к выходам мультиплексора координат строк и одним из входов сумматора адресов строк, другие входы которого30 соединены с выходами первого дополнительного блока памяти, выходы сумматора адресов строк и сумматора ад-. ресов столбцов подключены к адресным входам основного блока памяти, дру гой управляющий вход которого соединен с первым выходом блока управления режимом, второй и третий выхбды которого подключены к управляющим входам первого и второго дополнительных блоков памяти, первый и второй вхоцы блока управления режимом соединены с первым и с вторым входами первого триггера, входы с третьего по седьмой блока управления режимом яв ляются управлянзцими входами устройства, а восьмой и девятый входы подключены соответственно к управляницим выходам основного и первого допопнитель- . ного блоков памяти, другие адресные 50 и информационные входы дополнительных блоков памяти являются соответственно другими адресными и другими информационными входами устройства,Кроме того, блок управления режи мом содержит триггеры с второго по шестой и элементы И-ИЛИ, причем первый и второй входы первого элемента 79 4И-ИЛИ подключены к прямым выходам второго и третьего триггеров соответственно, а выход соединен с входом запуска пятого триггера, первыйи второй входы второго элемента И-ИЛИ подключены соответственно к инверсным выходам второго и третьего триггеров, а выход соединен с входом запуска шестого. триггера, третьи и четвертые входы элементов И-ИЛИ соответственно объединены и являются первыми вторым входами блока, третьим, четвертым и пятью входаии которого являются соответственно установочныевходы второго, третьего триггеров ивход запуска четвертого триггера,установочный вход которого и входсинхронизации второго и третьеготриггеров являются шестым входои блока, седьмым входом которого являетсяпятый вход первого элемента И-ИЛИ,шестой вход которого подключен кпрямому выходу четвертого триггера,восьмым и девятым входами блока являются соответственно установочныевходы пятого и шестого триггеров ипятый и шестой входы второго элемента И-ИЛИ, первым, вторым, и третьимвыходами блока являются соответственно прямые выходы шестого, пятогои четвертого триггеров.На чертеже представлена функциональная схема предложенного устройства,Устройство содержит основной блок1 памяти, дополнительные блоки 2 и 3.памяти, сумматор 4 адресов строк сумматор 5 адресов столбцов, мультиплек-,соры 6 координат столбцов, мультиплексор 7 координат строк, счетчик 8адресов записи,. счетчика 9 адресовсчитывания, адресные входы 10 основного блока 1 памяти, первый триггер11, блок 12 управления режимом.Блок 12 управления режимои содержит триггеры 13-15 с второго по четвертый, первый элемент И-ИЛИ 16, пятый триггер 17, второй элемент И-ИЛИ18 и шестой триггер 19, На чертежеобозначены вход 20 адреса записи,вход 21 адреса. считывания, управляющие входы 22-26, другие адресные входы 27, информационные входы 28 и 29и информационные выходы 30 устройст-. ва. Устройство работает следукщим образом. До сеанса работы сигналом на входе 24 устанавливается триггер 15, опре,. ляющий операцию записи в блоках 2и 3 и разрешающий прохождение запросов на загрузку с входа 26 через элемент И-ИЛИ 16, По входам 27, 28 и26 осуществляется запись информациив блоки 2 и 3. Эта информация представляет собой совокупность поправокк координатам строк и столбцов, вычисляемых предварительно в соответствии с заданным алгоритмом геометрической нормализации, В блок 2 записываются поправки к координатамстрок, в блок 3 - к координатамстолбцов. Запись информации в блоки2 и 3 может осуществляться параллель но за счет пространственного разделения шин 27,Устройство функционирует в трехрежимах .Первый режим; запись с нормализацией, считывание без нормализации.Перед установкой режима на выход22 подается сигнал уровня "единицы",на входы 23 и 24 - сигналы "нуля".Установка режима осуществляется импульсным сигналом на входе 25, который устанавливает триггер 13 и сбрасывает триггеры 14 и 15.Запрос на запись, поступивший повходу 20 увеличивает содержимое счет-1ЗОчика 8 на единицу, устанавливаеттриггер 11 и открывает третий входэлемента И-ИЛИ 16, на первом входекоторого поступает уровень "единицыс прямого выхода триггера 13. Сигнал с прямого выхода триггера 11выбирает входы мультиплексоров 6 и7, подключенные к счетчику 8, и определяет операцию записи в блоке 1.Старшие разряды кода адреса в счет. -40чике 8, являющиеся координатами столбца вводимого элемента изображения,с выходом мультиплексора 6 поступаютна адресные входы блока 2 и входысумматора 5. Младшие разряды кода адреса в счетчике 8, являющиеся коорди 45натами строки вводимого элемента изображения, с выходов мультиплексора 7поступают на адресные входы блока 3и на входы сумматора 4. Сигнал с вьмо.да элемента И-ИЛИ 16 устанавливает50триггер 17, который формирует сигнал"Разрешение выборки" для блоков 2 и3. После операции считывания на вьмодах блоков 2 и 3 оказываются кодыпоправок к координатам элемента матрицы вводимого изображения. В блоке2 считывается поправка к координат строки, которая определяется ко 79 Ьординатой столбца вводимого элемента матрицы изображения, а н блоке 3 считывается поправка к координате столбца, определяемая координатой строки вводимого элемента матрицы изображения . Сумматоры 4 и 5 осуществляют суммирование считанных поправок с текущими координатами адресов соответственно строки и столбца элемента ненормализованного изображения, Таким образом, на шинах 10 появляется новый адрес элемента изображения, сформированный в соответствии с требуемым алгоритмом нормализации.По завершении операции считывания в блоках 2 и 3 блок 2 формирует сигнал "Конец цикла", поступающий на пятый и шестой входы элемента И-ИЛИ 18, Сигнал с выхода элемента И в И 18 устанавливает триггер 19, формирукиций сигнал "Разрешение выборки" для блока 1, После завершения операции записи по адресу на входах 10 блок 1 формирует сигнал "Конец цикла". который сбрасывает триггеры 19 и 17, возвращая блок 12 в исходное состояние.При поступлении по входу 21 заявки на считывание информации из БЗУ увеличивается на единицу содержимое счетчика 9 и сбрасывается триггер 11 сигнал с прямого выхода которого выбирает вторые входы мультиплексоров 6 и,7 и определяет операцию считывания в блоке 1, Элемент И-ИЛИ 16 сигнала не вырабатывает, так как его второй вход закрыт сигналом с прямого выхода триггера 14. Триггер 17, следовательно, не устанавливается, а операция считывания в блоках 2 и 3 не производится. На информационных выходах блоков 2 и 3 - "нули". Координаты столбца и строки элемента матрицы изображения с вьмода мультиплексора 7 после суммирования. с "нулями" на сумматорах 5 и 4 без изменения подаются на входы 10. Заявка на считывание, поступившая по входу 2 1, открывает элемент И-ИЛИ 18, на втором входе которого уровень "единицы" с обратного вьмода триггера 14. Сигнал с выхода элемента И-ИЛИ 18 устанавливает триггер 19,формирующий сигнал "Разрешение выборки" для блока 1.В результате считывание информации в блоке 1 осуществляется по адресу, хранящемуся в счетчике 9,т.е. без нормализации,РРежим второй: считывание с нормализацией, запись без нормализации.Перед установкой режима на вход 23 подается уровень "единицы", на входы 22 и 24 - уровни "нуля", Установка режима осуществляется импульсным сигналом на входе 25, который 5 устанавливает триггер 14 и сбрасывает триггеры 13 и 15.Отличие этого режима от предыдущего состоит в том, что сигнал "Разрешение выборки" для блоков 2 и 3 10 формируется триггером 17 при поступлении запроса на считывание по входу 2 1, так как элемент И-ИЛИ 16 открыт сигналом с прямого выхода триггера 14. В этом случае сумматорами 4 и 5 осу ществляется суммирование текущих координат строки и столбца элемента матрицы вводимого иэображения с поправками к координатам, которые считываются в блоках 2 и 3. Считывание ин формации в блоке 1 производится по новому адресу, сформированному по заданному алгоритму нормализации,При поступлении по входу 20 запроса на запись сигнал "Разрешение 25 выборки" для блоков 2 и 3 не формируется, так как закрыт элемент И-ИЛИ 16 сигналом с прямого выхода триггера 13. Запись информации в блоке 1 осуществляется по адресу, хранящему ся в счетчике 8, т.е. без нормализа- . ции е Третий режим: запись и чтение безнормализации.Установка режима производится подачей импульсного сигнала на вход 25,причем на входах 22, 23 и 24 предварительно должны быть установленыуровни "нуля". В результате триггеры13, 14 и 15 сбрасываются.При работе в этом режиме как припоступлении по входу 20 запроса назапись, так и при поступлении по входу 21 запроса на считывание сигнал"Разрешение выборки" для блоков 2и 3 не формируется 1 так как элементИ-ИЛИ 16 закрыт сигналами с триггеров13 и 14. На выходах блоков 2 и 3 присутствуют "нули". В этом случае сумматоры 4 и 5 без изменения передаютпри записи содержимое счетчика 8, апри считывании - содержимое счетчика 9 на входы 10,Таким образом, использование изобретения позволяет совместить вводизображений в цифровом виде с ихпредварительной обработкой, заключающейся в устранении геометрических искажений, за счет чего расширяетсяобласть применения БЗУ.Технико-экономическое преимущество предложенного устройства заключается в бапее широкой по сравнению спрототипом области его применения.1124379 Составитель Т.ЗайцеваМ. Келемеш Техред С.Мигунова Корректор Л.Лилипе Редак одпис ное лиан ГПИ "Гатент", г. Ужгород, ул. Проектна пса. 8290/42 Тираж ВНИИ 1 И Государс тве нн по делам изобрете 113035, Мо;.квя, Ж