Буферное запоминающее устройство

ПИСАНИЕ ИЗОБРЕТ ГОСУДАРСТВЕННЬ 1 Й КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙЪ К АВТОРСКОМУ СВИДЕТЕЛЬСТВ(54)(57) 1.БУФЕРНОЕ ЗАПОМИНЖОЩЕЕ УСТРОЙСТВО, содержащее накопитель, выполненный в виде матрицы триггеров группы элементов И и блок местного управления, причем выход каждого триггера всех строк, кроме первой, и всех столбцов матрицы, кроме последнего, соединен с первым информационным входом предыдущего триггера одноименной строки матрицы и с вторым информационным входом триггера последующей строки матрицы, выход каждого триггера первого столбца матрицы, кроме последнего, соединен,. с вторым информационным входом последующего триггера, управляющие входы триггеров соединены с выходом строба приема и с выходом разрешения записи блока местного управления выкоды элементов И первой группы сое динены с вторыми информационными входами триггеров первой строки матрицы, управляющие входы элементов И второй группы соединены с выходом разрешения чтения блока местного управления, а выходы являются выходами устройства, о т л и ч а ю щ е ес я тем, что, с целью повышения быстродействия устройства, в него введены коммутаторы, причем. первые информационные входы коммутаторов с первого по последний подключены к выходам триггеров первого столбца матрицы с последнего по первый, вторые информационные входы коммутаторов соединены с выходами триггеров последней строки матрицы, управляющие входы коммутаторов подключены к выходу управления приемом блока местного управления, выход элементов И первой группы е первого р по последний соединены с первыми информационными входами триггеров последнего столбца матрицы с послед него по первый.2. Устройство по п, 1, о т л ич а ю щ е е с я тем, что блок мест- е ного управления содержит триггеры с первого по третий, первый и второй элементы И и первый и второй счетчики, причем выходы первого счетчика подключены к одним из входов элементов И, другой вход первого элемента И соединен с выходом треть" его триггера, выход второго элемеи" .та И подключен к счетному входу .второго счетчика, выход которого соединен со счетным входом первого счетчика, установочный вход которого и входы триггеров являются одним .из входов блока, другими входами которого являются другие входы второго элемента И, а выходами - выходы перво. го и второго триггеров и элементов И, Изобретение относится к вычислительной технике и может быть использовано в специализированных процессорах для организации ортогональнойпамяти со считыванием строк илистолбцов5Известно буферное запоминающееустройство, содержащее матрицу иззапоминающих элементов с чтениемстрок или столбцов, входные клапанызаписи и выходные клапаны чтения И,10Недостаток этого устройства заключается в низкой производительности,так как сначала производится загрузка памяти, а затем считывание записанного массива.Наиболее близким техническимрешением к изобретению являетсябуферное запоминающее устройство,содержащее матрицу из запоминающихэлементов(триггеров), соединенныхцепями сдвига по вертикали и цепямисдвига по горизонтали, входные клапаны записи, выходные клапаны чтенияи узел местного управления с входными шинами для подачи команды,строба сопровождения инФормации исинхронизации и выходными шинамиразрешения записи, разрешения чтенияи строба приема, причем управляющиевходы всех триггеров матрицы соедине 30ны с шиной управления приемом узламестного управления, входы клапановзаписи соединены с информационнымивходами устройства, управляющиевходы этих клапанов соединены сшиной разрешения записи, а выходыклапанов записи соединены в соответ.ствующем порядке с входами параллельного приема триггеров первой,строки матрицы, управляющие входыклапанов чтения соединены с шинойразрешения чтения, выходы этих клапанов являются выходами устройства 2 .4Недостатком известного устройства 15является низкая производительность,поскольку при обработке каждогомассива необходимо затрачиватьвремя на загрузку этого массива,причем эту загрузку нельзя начинать50до того, пока память не освободится полностью.Цель изобретения - повышениебыстродействия устройства путемсовмещения .процесса чтения хранимого массива и одновременного приема:следующего массива.Поставленная цель достигаетсятем, что в буферное устройство,22 2содержащее накопитель, выполненный в виде матрицы триггеров, группы элементов И и блок местного ":правления, причем выход каждого триггера всех строк, кроме первой, и всех столбцов матрицы, кроме последнего, соединен с первым информационным входом предыдущего триггера одноименной строки матрицы и с вторым информационным входом триггера последующей строки матрицы, выход каждого триггера первого столбца матрицы, кроме последнего, соединен с вторым информационным входом последующего триггера, управляющие входы триггеров соединены с выходомстроба приема и выходом разрешения записи блока местного управления, выходы элементов И первой группы соединены с вторыми информационными входами триггеров первой строки матрицы, управляющие входы элементов И второй группы соединены с выходом разрешения чтения блока местного управления, а выходы являются выходами устройства, введены коммутаторы, причем первые информационные входы коммутаторов с первого по последний подключены к выходам триггеров первого столбца матрицы с последнего по первый, вторые информационные входы коммутаторов "оединены с выходами триггеров последней строки матрицы, управляющие входы комму. таторов подключены к выходу управления приемом блока местного управления, выходы элементов И первой группы с первого по последний соединены с первыми информационными входами триггеров последнего столбца матрицы с.последнего по первый. Блок местного управления содержит триггеры с первого по третий, первый и второй элементы И и первый и второй счетчики, причем выходы первого счетчика подключены к одним из входов элементов И, другой вход первого элемента И соединен с выходом третьего триггера, выход второго элемента И подключен к счетйому входу второго счетчика, выход которого соединен со счетным входом первого счетчика, установочный вход которого и входы триггеров являются одним из входов блока, другими входами которого являются другие входы второго элемента И, а выходами - 1выходы первого и второго триггеров и элементов И.1133622 На фиг. 1 представлена функциональная схема буферного запоминающего устройства; на фиг. 2 - структурная схема блока местного управления.Буферное запоминающее устройство1 фиг. 1) содержит накопитель, выполненный в виде матрицы триггеров11" 1 яз, первую группу элементов И2 - 2, коммутаторы 3 в Зз, вторуюгруппу элементов И 4 в 4, блок 5 1 Оместного управления, входы 6 и выхо-ды 7.Блок 5 местного управления имеетвход 8 команды, вход 9 стробасопровождения информации и вход 10 синхронизации.На выходах узла 5 формируютсясигналы, поступающие на шины разрешения, выходы: записи 11, разреше.ния чтения 12, управления приемом13 и строба приема 14,Блок 5(фиг. 2)содержит три триггера 15-17, первый счетчик 18, служащмй для приема команды, причемв первый триггер 15 принимается25признак записи, во второй триггер16 - признак чтения, в третий триггер 17 - признак режима обращения,В счетчик 18, работающий в режимевычитания, заносится код числа подмассивов, Кроме того, блок 5 содержит второй счетчик 19, первый 20и второй 21 элементы И. Счетчик 19предназначен для подсчета числасдвигов в матрице и содержит Мразрядов, где Й = 1 о и.Команца, поступающая навход 8устройства, содержит 3 ++1 о Кт)разрядов, где К - максимальное числоподмассивов, обрабатываемых однойкомандой. Первые три разряда коман 40ды представляют собой признаки заниси, чтения и режима обращения .соответственно. Остальные разряды являются кодом начальной установки счетчика 18, при этом старший разряд этогосчетчика всегда устанавливается в"1", а код в остальных разрядахравен числу обрабатываемых подмассивов минус единица.Стерший разряд счетчика 18 исполь зуется как признак окончания обработки: после 1 К + 1) -го вычитания1содержимое. счетчика 18 принимает вид011111111, и значение "О" старшего разряда блокирует Формирование 55строба приема.Устройство работает следующимобразом. 4Перед началом работы все триггеры 1 - 1 зз и счетчик 18 устанавливаются в нулевое состояние, а в счетчик 19 заносится значение "1" цепи начальной установки не показаны). Поступившая на вход 8 команда принимается в триггеры 15-17 и счетчик 18.Наличие "1" в триггерах 15 и 16 означает выполнение совмещенной операции чтения хранимого массива и записи нового массива. Признак обращения в триггере 17 имеет следующий смысл: "0" - запись и чтение по строкам; "1" в .запись по строкам, чтение по столбцам.В счетчике 18 находится код числа подмассивов. В общем случаеобрабатываются массивы, превышающиес объем матрицы, при этом массив делит ся на подмассивы, равные по величине объему матрицы, и весь период обработки делится на циклы: в течение каждого цикла обрабатывается один подмассив. Код числа подмассивов заносится в счетчик 18, причем в старший разряд заносится "1".Пусть на вход блока 5 поступила команда вида 11110000100, которая означает, что требуется произвести операцию совмещенного чтения записи, причем запись требуется произвести по строкам, а чтение - по столбцам. Количество обрабатываемых подмассивов равно 5. После приема этой команды на выходе блока 5 формируются сигналы разрешения записи выход 1), разрешения чтения(выход 12)и сигнал управления приемом "0", т,е. первый цикл записи гроизводится по строкам.Сигнал разрешения записи открывает элементы И 21- 2 , сигнал разреше- ния чтения - элементы И 4- 4 П, сиг" нал управления приемом поступает на входы триггеров 1 - ял . Таким образом, матрица подготовлена к прйему информации. Далее производится начальная загрузка первого, подмасси. ва: при этом на вход б устройства поступают строки информации, сопровождаемые по входу 9 стробом, По этому стробу формируется строб приема на выходе 14 блока 5, который производит прием информации в триггеры 1, - 1, по вторым информационным входам.При этом по первому стробу приема первая строка записываемого мас-. сива заносится в первую строку мат5 1133 рицы, по второму стробу приема вто" рая строка информации перемещается во вторую строку матрицы триггеры 1 " 1), а в первую строку матрицы. заносится вторая строка информации, по третьему стробу приема первая строка информации продвигается в третью строку матрицытриггеры 111 - 11, вторая строка информации - во вторую строку матрицы, а третья 16 строка информации принимается в первую строку матрицы и так далее до полного заполнения матрицы через и тактов.Счетчик 19 считает сигналы сдвига и после (и)-го сдвига, когда вся матрица заполнена, приходит в нулевое состояние, при этом на выходе счетчика 19 появляется сигнал переноса, который поступает на вход счетчика 18. Состояние младшего разряда счетчика 18 меняется на противоположное, в данном случае становится равным "1". В результате на выходе 13 блока 5 появится сигнал "1", что означает изменение режима приема в матрицу в следующем цикле, а именно", чтение/запись производится по столбцам матрицы.Затем производится второй цикл обработки: первый подмассив, занесенный в матрицу, считывается по столбцам,30 а второй - записывается в матрицу по столбцам на освобождающиеся в результате последовательных сдвигов места матрицы. По окончании второго цикла через и тактов)полностью считывает. 35 ся первый подмассив, а второй - за-, писывается в транспонированном виде.При этом счетчик 19 выдает. очеред" ,ной сигнал переноса, и младший раз 622 6ряд счетчика 18 переходит в состоя 1 ОцВ следующем, третьем, циклесчитывается второй подмассив и запи".сывается третий подмассив в прямом,нетранспонированном виде и так далеедо полной обработки всех подмассивов.в соответствии с кодом числа подмассивов в счетчике 18. Состояние.счетчика 18 изменяется в каждом цикле на"1", при этом в каждом цикле чтениязапись производится поочередно всоответствии со значением младшегоразряда счетчика 18.Обработка массива заканчивается,когда счетчик 18 переходит в состояние 0111, и сигнал с выхода старшего разряда счетчика 18 закрываетэлемент И 21 тем самым прекращая формирование импульсов сдвига.Таким образом, путем совмещениячтения одного массива -с одновременнойзаписью следующего достигнуто существенноев 2 раза)повьппение быстродействия устройства, Затраты аппаратуры:незначительны по сравнению с объемомматрицы Предлагаемое буферное запоминающее устройство имеет применение в цифровой обработке сигналов, корреляционном анализе, а также для вычис. ления по алгоритму быстрого преобразования Фурье. Повьппение быстродействия устройства позволит существенно увеличить производительность всей вычислительной системы в целом, так как простои вычислительного оборудования, связанные с загрузкой матрицы, сведены к минимуму.1133 б 22 ставитель В.Рудаковхред Т.Фанта . Корректор Е.Сирохма Цицик к 41 Тираж 583 ПодписиИИПИ Государственного комитета СССРо делам изобретений и открытий13035, Москва, Ж, Раушская наб 4 Зака д.4/5 Патент", г. Ужгород, ул. Проектная, 4