Логическое запоминающее устройство

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИХРЕОЪБЛИН 15/О САНИ ИЗОБ ЕТЕНИЯ АВТОРСНО ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИ(71) Ленинградский институт авиационного приборостроения(5 б) 1. Ильяшенко Е.И., Рудаков В,Ф. Ассоциативные запоминающие устройства на магнитных элементах. И "Энергия", 1975, с. 30-55.2. Авторское свидетельство СССР В 752479, кл. С 11 С 15/00, 1980 (прототип).(54)(57) 1. ЛОГИЧЕСКОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее ферроакустический накопитель, первый усилитель счиеывания, группу элементов И, элементы НЕ-И, распределитель разрядныхимпульсов, блоки местного управления,распределитель адресных импульсов,блок управления, формирователи .импульсов записи, генераторы ультразвуковых импульсов, блок управляемой задержки, формирователь синхросигналови усилитель синхронизации, причем.запоминающие ячейки ферроакустического накопителя и распределитель разрядных импульсов состоят из металлических стержней покрытых тонкопленочным магнитным материалом, демпферов, закрепленных на концах металлических стержней и разрядных шин, расположенных на металлических. стержняхс постоянным по их длине шагом, одниконцы этих металлических стержней соединены с шинои нулевого потенциа- . ла, и через узлы сопряжения электромеханически соединены с выходами первого второго и третьего генераторов 801124384 А ультразвуковых импульсов соответственно, другой конец металлическогостержня одной из запоминающих ячеекподключен к входу первого усилителясчитывания, другие концы металлических стержней запоминакщих ячеек соединены с шиной синхронизации, выходыкоторой подключены к входам усилителя синхронизации, выход которого соединен с входом формирователя синхросигналов, выход которого подключен кпервому входу первого блока местногоуправления, выход которого соединенс первым управляющим входом распределителя адресных импульсов и первымвходом второго блока местного управления, выход которого подключен квходу стробирования первого усилителя считывания, выход которого соединен с первым входом блока управляемой задержки, первые вход и выходблока управления подключены соответственно к первому выходу и к второму управляющему входу распределителяадресных импульсов, второй, третийи четвертый выходы которого соединены с входами первого, второго и третьего генераторов ультразвуковыхимпульсов, а пятый выход соединен свторым входом первого блока местногоуправления, входы разрядных шин распределителя разрядных импульсов соединены с шиной нулевого потенциала,выходы каждой разрядной шины распределителя разрядных импульсов кромепервой, подключены к первому входупредыдущего элемента НЕ-И, а выходпервой разрядной шины распределителяразрядных импульсов подключен к первому входу последнего элемента НЕ-И:,выходы элементов НЕ-И соединены с(41 запишут "1" в соответствующий элемент 2 распределителя 21.Когда считана первая "1" из соответствующего разряда меньшего числа, появляется сигнал на втором выходе блока 27. Пройдя через элемент ИЛИ 25 и задержавшись.", на 0,75в элементе 3 1 задержки, этот сигнал подготавливает к открыванию элемент И 5, .параллельно обеспечивая стирание инфор мации в распределителе 21. При стирании "1" импульсы на выходах распреде" лителя 21 формируют в формирователях 9 импульсы записи "1" в соответствующие разряды накопителя. Если же из распределителя 21 считывается "0", то он формирует импульс записи "0" в ячейки накопителя.Для исключения стирания старших "1" в коде разности сравниваемых чисел, когда "1" меньшего числа предшествует несколько "1" большего числа, сигнал считывания первой "1" поступает на вход блока 29 и подготавливает его к приему сигнала считыва- д ния следующей "1" с первого выхода блока 27, с приходом которого на вы-. ходе блока 29 появляется импульс, вызывающий срабатывание блока 32 и стирание информации в распределителе 21. Импульс с второго выхода блока 27 задерживается элементом 33 задержки на 0,75 1.и затем поступает на вход блока 29, возвращает его в исходноеи и состояние для контроля качества 135 в большем числе, идущих после считывания очередной "1" в меньшем. числе.В исходном состоянии прив ячейке на стержне хранится, например, число 01101, а на стержне 1 - 100012 40 (фиг.9), Ячейка 1 никакой информации не содержит, При этом в элементах 2 стержней 1 и 1 "1" соответствует од 111 Н но направление намагниченности О другое элементу 2 стержня 1 соответФ45 ствует размагниченное состояйие (На фиг.9 оно представлено штрихами),В моментсчитывающий импульс последовательности достигает элементов 2 самого старшего разряда чисел, при этом в первом числе считывается50 "0", во втором - "1". Через 0,25 в старший разряд ячейки на стержне 1 записывается "1", содержимое 1, и 1 не изменяется. Через 0,51 от момента 1 измейится только содержи5 мое старшего разряда стержня 1 . Запись "1" в разряд стержня 1 Э произво дится на случай хранения в данном 4 4разряде накопителя "0" и необходимости переноса "1" через этот разряд вболее младший разряд. Если разрядхранит не только "0", то следующиеимпульсы последовательности 40 производят исправление содержимого данногоразряда во всех стержнях 1., 1 и 1Если же в данном разряде ячеек накопителя хранится "1", то его содержимое далее заменяется на "0".Двойнаязамена содержимого разряда ячейки позволяет уменьшить число активных элементов в предложенном устройствеМомент (+0,75 Ф ) предназначен длязаписи корректирующих импульсов, сфор.мированных в стержне 15 в разряды настержнях 1 и 1 , которые к этомувремени уже проанализированы. В рассматриваемом случае не требуется изменения состояния данного разряда.Момент (Ф +) также используется взависимости от результатов анализатекущего разряда чисел (подробнее обэтом будет сказано), В данном случаеинформация в ячейках на стержнях 1,1 и 1 не изменяется.В момент (Й+ 1 ) считывается содержимое (ь)-го разряда чисел. Врассматриваемом примере необходимоиз "0" вычесть " 1", т.е. необходимоскорректировать содержимое этого ипредыдущих разрядов. В соответствии с,сказанным с помощью первого импульса41 в момент .И+1, 25 1) в (ь -1) -йразряд ячейки на стержне 1 записываЭется "1", Моменты 1 +Ь+О 25)1(где и - номер разряда числа) всегдаиспользуются для записи "1" в текущий разряд ячейки на стержнеМоменты ь +(1+0,5)Ф используютсядля того, чтобы записать в текущийразряд число "0", если .информация изнего переносится в более младший разряд.,Если при считывании из младшегочисла .поступила "10 топри ,1+9++0,75) 1 производится стирание информации в стержне 1 и его содержимоепри этом переэаписывается в ячейкинакопителя. После этого пройденныеразряды содержат информацию, соответствующую их разности, а все остальные - исходную. В момент И +21 )считывается содержимое (М)-го разряда ячеек накопителя и вносится коррекция в (ь)-й разряд распределителя 21 на случай переноса "1" в более младшие разряды. Поэтому с помощью четвертого импульса записывается15 . 1124 "О" в (с)-й разряд ячейки распределителя 21, а с помощью первого импульсе 40 считывается содержимое следующего разряда накопителя. Таким образом, моменты НС,) предназначе 5 ны для считыванйя дайных последующего разряда иэ накопителя и коррекции содерщимого текущего разряда распределителя 21 на случай переноса "1" в мйадший разряд 10При (С+2,251 ) записывается "1" в (и)-й разряд распределителя 21При ( +2,5 Ф ) состояние ячеек 1 1 и 1. не измейяется, так как "1" принята иэ меньшего числа, При ( 1 + 15 +2,75 1 ) информация стирается в распределителе 21 и перезаписывается в .накопитель. После этого три старших разряда чисел хранят разность исходного состояния, а два младших - ис ходную информацию, Далее при +Зф ) считывается содержимое второго разряда чисел и записывается "О" в предыдущий разряд распределителя 21 на случай возможного переноса. В момент 25 (1 +3,25 ) во второй разряд записывается "1". При 1 =1+3,5 Ф содержимое всех ячеек не йзменяется, так как в предыдущий отрезок времени из накопителя были считаны О. По этой 30 же причине все останется без изменения при (Ф+3,751) и (1+41 ). В момент (Ф +4,251 Р) вспомогательная ф 1" запишется в последний разряд распределителя 21. Так как из последнего разряда были считаны две "1", в момент И+4,5 Ф ) в последний распределитель 21 запишется "О". При (Ф+ +4,751) информация на стержне 1 не стирается,а на стержнях 1 и 1 переписывается только содержимое текущего анализируемого разряда. Далее выполняется операция с помощью четвертого импульса 41 в яомент времени (+5 ф).45.Таким образом, в запоминающей ячейке большего числа получается разность чисел. На основании анализа работы устройства выделяют следующие существенные важные ситуации: в данном раз.ряде двух чисел содержится "1"1 в данном разряде. двух чисел содержится "О"; содержание данного разряда чисел различно; в двух соседних разрядах большего числа содержится "1"; между старшей "1" большего числа (ипи его55 384 16остатка) в Ф -м разряде и старшей "1" меньшего числа в в-м разряде содержится еще "1" в г-м разряде большего числа так, что .Мш,Ь ецелые числа, % 4 и ). В рассмотренном примере были представлены ситуации с первой по третью, Рассмотрим теперь особенности алгоритма для четвертой и пятой ситуаций. Общий алгоритм вычитания составлен так, что нз текущего разряда большего числа можно в нужный момент перенести "1" в более низшие разряды для осуществления вычитания, если в том младшем разряде,где содержится "1" меньшего числа, в большем числе содержится "О". Общий алгоритм также предполагает, что прежде, чем перейти к считыванию следующего разряда, в распределитель 21 записы.вается "О".Однако, если в ячейке на стержне 1 содержится, например, 001, то сохранение "О" в старшем разряде на стержне 1 перед считыванием содер 3жимого среднего разряда недопустимо, так как в противном случае разность чисел будет содержать в старшем разряде "О". Поэтому в устройстве предусмотрен блок 29 для контроля количества "1" большего числа между старшей "1" большего числа (или его остатка) и старшей "1" меньшего числа (или его остатка). Блок 29 должен обеспечить стирание "О" во всех разрядах, предшествующих тому, где хранится самая младшая "1" иэ всех считанных в большем числе (или его остатке). В рассмотренном примере сле-, дует стереть "О" в старшем разряде, Это производится с помощью четвертого импульса 41 и выходного импульса изблока 29 Пятая ситуация отличается от четвертой ситуации тем, что стирание "О" в разряде распределителя 21, соответствующем старшей "1" большего числа, производится не при считывании содержимого следующего разряда, а.через р тактов, где р- количество "О" между двумя ближайшими н 1" боль- шего числа (или его остатка)Другие режимы работы устройства аналогичны соответствующим режимам прототипа и. осуществляются теми же блоками, что и в прототипе.4384 112 первыми входами одноименных элементов И группы и формирователей импульсов записи, вторые входы которых подключены к выходам одноименных элементов И группы, а выходы - к входам разрядных шин ферроакустического накопителя, вторые входы элемен тов НЕ-И, блока управления и второго блока местного управления соединены с выходом блока управляемой задержки, второй вход которого подключен к второму выходу блока управления, третий вход которого является входом устройства, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей устройства за счет осуществления операций сравнения и вычитания хранящихся в нем чисел, в него введены блок стирания информации, блок приоритета числа, блок коррекции, распределитель корректирующих импульсов, второй усилитель считывания, блок анализа информации+ элементы задержки, группа элементов ИЛИ, первый элемент И, первый и второй элементы ИЛИ и дополнительный ферроакустический накопитель, причем вход второго усилителя считывания подключен к другому концу металлического стержня другой запоминающей ячейки, а вход стробирования - к выходу второго блока местного управления, выход первого усилителя считывания соединен с первыми входами блока приоритета числа и первого элемента И и первым информационным входом распределителя адресных импульсов, второй информационный вход которого подключен к выходу второго усилителя считывания и вторым входам первого элемента И и блока приоритета числа, третий вход которого соединен с выходом усилителя синхронизации, а первый выход - с первыми входами блока анализа информации, блока коррекции и первого элемента задержки, выход которого подключен к второму входу блока коррекции, третий вход которого соединен с выходом второго элемента задержки, вход которого подключен к выходу первого элемента И и первому входу первого элемента ИЛИ, выход которого соединен с входом третьего элемента задержки, а второй вход - с вторым выходом блока приоритета чис" ла и входом четвертого элемента зач.ржав, выход которого подключен кпаоло, вхол,у блока стирания информации и второму входу блока анализа информации, выход которого соединен с вторым входом блока стирания информации, выход которого и выходы блока коррекции подключены соответственно к входу стирания и к входам записи распределителя корректирующих импульсов, управляющий вход которого соединен с первым выходом дополнительного ферроакустического накопителя, а выходы подключены к первым входам одноименных элементов ИЛИ группы, вторые входы которых соединены с выходами одноименных разрядных шин распределителя разрядных импульсов,. выходы элементов ИЛИ группы подключены к вторым входам одноименных элементов И группы, а третьи входы - к выходу блока управляемой задержки и первому входу второго элемента ИЛИ, второй, вход которого соединен с выходом третьего элемента задержки, а выход - с третьими входами элементов И группы, вход дополнительного ферроакустического накопителя подключен к третьему выходу блока управления, второй выход - к третьему управляющему входу распределителя адресных импульсов, третий выход - к третьему входу второго блока местного управления, а четвертый выход - к четвертому входу блока коррекции, четвертый выход блока управления соединен с четвертым управляющим входом распределителя адресных импульсов первый выход блока приоритета числа является выходом устройства.2. Устройство по п.1, о т л и - ч а ю щ е е с я тем, что блок коррекции содержит формирователи импульсов, ключи, третий и четвертый элемечты КПИ первый триггер и пятый элемент задержки, выход которого подключен к первому входу третьего элемента ИЛИ, выход которого соединен с входом первого триггера, выход которого подключен к входу пятого элемента задержки и первым входам первого и второго ключей, вторые входы которых и одни из входов первого и второго формирователей импульсов.соединены с шиной нулевого потенциала, причем выход четвертого элемента ИЛИ подключен к другому входу первого формирователя импульсов, второй вход третьего элемента ИЛИ, другой вход второго формирователя импульсов, первый и второй входы четвертого элеьн ита ИЛИ являются входами с первогочетвертый блока соответственно, выходами которого являются выходы формирователей импульсов и ключей.3, Устройство по пп,1 и 2, о т л и ч а ю щ е е с я тем, что блок приоритета числа содержит шестой и седьмой элементы задержки, второй и третий триггеры, элементы И с второго по седьмой, пятый и шестой элементы ИЛИ, первый элемент НЕ, третий и четвертый формирователи импульсов, входы которых и первый вход второГо триггера являются входами блока, выходами которого являются выходы пятого элемента ИЛИ и первого элемента НЕ, причем выход третьего формирователя импульсов соединен с входом шестого элемента задержки и первым входом второго элемента И, выход которого подключен к первому входу третьего триггера, второй вход которого соединен с выходом третьего элемента И, первый вход которого и вход седьмого элемента задержки подключены к выходу четвертого формирователя импульсов, вторые входы второго и третьего элементов И соединены с выходом второго триггера, второй вход которого подключен к выходу пятого элемента ИЛИ, входы которого соединены соответственно с выходами четвертого и пятого элементов И, первые входы которых подключены соответственно к первому выходу третьего триггера и первому входу седьмого элемента И и к второму выходу третьего триггера и первому входу шестого элемента И, выходы шестого и седьмого элементов задержки соединены соответственно с вторыми входами четвертого и шестого элементов И и с вторыми входами пятого и седьмого элементов И, выходы шестого и седьмого элементов И подключены к входам шестого элемента ИЛИ, выход которого соединен с входом первого элемента НЕ.4, Устройство по пп.1-3, о т л ич а ю щ е е с я тем, что блок анализа информации содержит четвертый триггер, выход которого является выходом блока., восьмой элемент задержки и восьмой элемент И, первый вход которого является первым входом блока, а второй вход и выход соединены соответственно с выходом восьмого элемента задержки и с первым входом четвертого триггера, второй вход которого и вход восьмого элемента задержки являются вторым входом блока. 5. Устройство по пп.1-4, о т л ич а ю щ е е с я тем, что блок управления содержит регистр команд, дешифратор команд, регистр адреса,триггеры с пятого по восьмой, элементы Ис девятого по одиннадцатый, элементы НЕ с второго по четвертый, элементы ИЛЬ с седьмого по одиннадцатый иэлементы задержки с девятого по одиннадцатый, причем выходы регистракоманд подключены к входам дешифратора команд, первйй, второй и третийвыходы которого соединены с входамиседьмого элемента ИЛИ, выход которого подключен к первому входу пятоготриггера, второй вход которого соединен с выходом второго элемента НЕ,а выход - с входом девятого элемента задержки и первым входом десятогоэлемента ИЛИ, первый и второй входывосьмого элемента ИЛИ подключены соответственно к второму выходу дешифратора команд и входу десятого элемента задержки и к третьему выходудешифратора команд, а выход соединен с первым входом шестого триггера,выход которого подключен к первсмувходу одиннадцатого элемента ИЛИ,первый вход девятого элемента ИЛИсоединен с выходом третьего элемен.та НЕ, а второй вход - с первым выходом четвертого элемента НЕ, вход которого подключен к выходу девятогоэлемента задержки, а второй выход -к второму входу десятого элемента ИЛИ,выход которого соединен с входомседьмого триггера, выход которогоподключен к входу второго элемента НЕ,второму входу одиннадцатого элемен.та ИЛИ, входу одиннадцатого элементазадержки и первому входу восьмоготриггера, второй вход которого соединен с выходом одиннадцатого элементазадержки, а первый и второй выходыподключены соответственно к первымвходам десятого и одиннадцатого элементов.И, вторые входы которых соединены с выходом девятого элемента И, первый вход которого подключен к выходу регистра адреса, а второй вход -к выходу одиннадцатого элемента ИЛИ,вход третьего элемента НЕ и второй вход шестого триггера являются первым входом блока, вторым входом которого является первый вход регистра команд, второй вход которого и вход регистра адреса являются третьим входом блока, выходами с первого ло четвертый которого являются выходы1124384лесятого элемента И, девятого эле- и одиннадцатого элемента И соответмевта ИН, десятого элемента задержки ственно, Изобретение относится к вычислительной технике и может использоваться в вычислительных и управляющих системах, где требуется хранение данных и выполнение арифметических действий над ними, т.е. в системах 5 типа "Ассоциативный процессор".Известно логическое запоминающее устройство, содержащее основной блок процессора, который содержит память, выполненную на цилиндрических магнитных пленках, которые охвачены 256 опросными .разрядными шинами, и позволяющую выполнять последовательную поразрядную запись по адресу и неразрушающее считывание по произвольному 15 доступу, накопитель ответов, выполняющий сравнение с поисковым образом (ПО) при поиске, запись результата и от; ета и буферную запись информации при вводе-выводе,и блок управле ния 1 .Недостатки известного устройства обусловлены низкой надежностью и сложностью операций по сдвигу и пере-мещению данных в накопителях ответов. 25Наиболее .близким техническим решением к изобретению является логическое запоминающее устройство, содержащее входной блок, своим выходом подключенный к входу блока управления ЗО (БУ), выход которого соединен с одним входом адресного распределителя,.выход которого в свою очередь подключен к второму входу БУ, причем другой выход адресного распределителя З 5 соединен с входом блока блокировки запоминающих ячеек (БЗЯ) остальные выходы адресного распределителя (АР) подключены к входам соответствующих генераторов последовательностей ульт О разнуковых импульсов (ПУИ),выход БУ также подключен к соответствующему входу блока управляемой задержки сигнапа считывания, а третий вход БУ соединен с выходом блока управляемой задержки (БУЗ), выходы генераторов УИ че 1 з узлы сопряжения (УС) связаны с соРтвптствующими им запоминаю 2щими ячейками (ЗЯ), которые содержат локальные запоминающие элементы (ЗЭ), числа разрядов в каждой ЗЯ одинаковы, запоминающие элементы в ЗЯ расположены с постоянным шагом, равным шагу между разрядными шинами и выходными шинами разрядного распределителя (РР), функцию считывания в устройстве выполняют соединенные гальванически последовательно ЗЯ, изготовленные в виде металлических магнитных лент, один конец которых заземлен, а другой подключен к входу усилителя считывания (УСЧ), выход которого подключен к входу блока БУЗ, выход которого соединен с одним входом блока блокировки считывания (БС) и одним из входов каждого элемента И и каждого элемента НЕ-И, к другому входу блока БС подключен выход блока БЗЯ, который также подключен к второму входу АР, выход блока БС подключен к второму входу УСЧ индуктивно с помощью обмотки синхронизации (ОС) вход усилителя синхронизации связан с ЗЭ каждой ЗЯ, хранящими постоянно информационные 0, выход усилителя синхронизации подключен к входу преобразователя длительности сигнала синхронизации, выход которого подключен к второму входу первого блока местного управления, с ЗЯ индуктивно с-.цзаны разрядные шины (РШ), каждая из которых соединена с выходом соответствую-" щего формирователя (Ф), один вход которого подключен к соответствующему элементу И,а другой - к соответствующему элементу НЕ-И выход каждого НЕ-И подключен к соответствующему входу соответствующего элемента И, связанного с тем же блоком Ф, что и данный элемент НЕ-И, каждому разряду накопителя соответствует один элемент И и один элемент НЕ-И, каждому разряду накопителя соответствует один элемент И и один элемент НЕ-И, каждая р-ая выходная шина подключена к третьему входу элемента И (р)-го разряда ЗЯ и к второму входу элемен"3 112438 та НЕ-И (р)-го разряда, за исключе" кием последней (по движению ПУИ) шины, связанной только с элементом НЕ-И 12 .Недостатками прототипа являются ограниченные функциональные возможнос" ти (вследствие невозможности выполне". ния операций сравнения и вычитания хранящихся в нем чисел) и низкая надежность из-за низкой дублирующей 1 О способности.Цель изобретения - расширение функциональных возможностей устройства за счет осуществления операций сравнения и вычитания хранящихся в нем чисел.Поставленная цель достигается тем, что в логическое запоминающее устройство, содержащее ферроакустический накопгтель, первый усилитель считывания, группу элементов И элементы НЕ-И, распределитель разрядных импульсов, блоки местного управления, распределитель адресных импульсов, т.блок управления, формирователи импульсов записи, генераторы ультразвуковых импульсов, блок чпоар-. ляемой задержки, формирователь синхросигналов и усилитель синхронизации, причем запоминающие ячейки ферроакустического накопитепя и распределитель разрядных импульсов состоят из металлических стержней, покрытых тонкопленочным магнитным материалом, демйферов, закрепленных на концах металлических стержней и разрядных шин, рас-З 5 положенных на металлических стержнях с постоянным по их длине шагом, одни концы этих металлических стержней соединены с шиной нулевого потенциала и через узлы сопряжения электромеха нически соединены с выходами первого, второго и третьего генераторов ультразвуковых импульсов соответственно, другой конец металлического стержня одной из запоминающих ячеек подключен 545 к входу первого усилителя считывания, другие концы металлических стержней запоминающих ячеек соединены с шиной синхронизации, выходы которой подключены к входам усилителя синхрониза ции, выход которогосоединен с входом формирователя синхросигналов, выход которого соединенс входом формирователя синхросигналов, выход которого подключен к первому входу первого 55 блока местного управления; выход которого соединен с первым управляющим входом распределителя адресных им 4 4пульсов и первым входом второго блока местного управления, выход которого подключен к входу стробирования первого усилителя считывания, выход ко"орого соединен с первым входом блока управляемой задержки, первые вход и выход блока управления подключе.ы соответственно к первому выходу и к второму управляющему входу распределителя адресных импульсов, второй, третий и четвертый выходы которого соединены с входами первого, второго и третьего генераторов ультразвуковых импульсов, а пятьй выход соединен с вторым входом первого блока местного управления, входы разрядных шин распределителя разрядных импульсов соединен с шиной нулевого потенциала, выходы каждой разрядной шины распределителя разрядных импульсов, кроме первой, подключены к первому входу предыдущего элемента НЕ-И, а выход первой разрядной шины распределителя разрядных импульсов подключен к первому входу последнего элемента НЕ-И, выходы элементов НЕ-И соединены с первыми входами одноименных элементов И группы и формирователей импульсов записи, вторые входы которых подключены к выходам одноименных элементов И группы, а выходы - к входам разрядных шин ферроакустического накопителя,. вторые входы элементов НЕ-И, блока управления и второго блока местного управления соединены с выходом блока управляемой задержки, второй вход которого подключен к второму выходу блока управления,третий вход которого является входом устройства, введены блок стирания информации, блок приоритета числа, блок коррекции, распределитель корректирукщих импульсов, второй усилитель считывания, блок анализа информации, элементы задержки группы элементов ИЛИ, первый элемент И, первый и второй элементы ИЛИ и дополнительный ферроакустический накопитель, причем вход второго усилителя считывания подключен к другому концу металлического стержня другой запоминающей ячейки, а вход стробирования - к выходу второго блока местного управления, выход первого усилителя считыва ния соединен с первыми входами блока приоритета числа и первого элемента И и первым информационным входом рас-. пределителя адресных импульсов, второй информационный вход которого под11243 5ключен к выходу второго усилителя считывания и вторым входам первого элемента И и блока приоритета числа, третий вход которого соединен с выходом усилителя синхронизации, а пер вый выход - с первыми входами блока анализа информации, блока коррекции и первого элемента, задержки выход которого подключен к второму входу блока коррекции, третий вход которого 10 соединен с выходом второго элемента задержки, вход которого подключен к выходу первого элемента И и первому входу первого элемента ИЛИ, выход которого соединен с входом третьего элемента задержки, а второй вход - с вторым выходом блока приоритета числа и входом четвертого элемента задержки; выходкоторого подключен к первому входу блока стирания информации и второму входу блока анализа инфор-. , мациивыхол которого соелииен с вторым входом блока стирания информации., выход которого и выходы блока коррекции подключены соответственно к входу 25 стирания и к входам записи распределителя корректирующих импульсов, управляющий вход которого соединен с первым выходом дополнительного ферроакуетического накопителя; а выходы подключены к первым входам одноименных элементов ИЛИ группы, вторые входы которых соединены с выходами одноименных разрядных.шин распределителя разрядных импульсов,. выходы элементов ИЛИ группы подключены к вторым35 входам одноименных элементов И группы, а третьи входы - к выходу блока управляемой задержки и первому входу второго элемента ИЛИ второй вход коЭ40 торого соединен с выходом третьего элемента задержки, а выход - с третьими входами элементов И группы вход дополнительного ферроакустического накопителя подключен к третьему выходу блока управления, второй выход - к третьему управляющему входу распределителя адресных импульсов, третий выход - к третьему входу второго блока местного управления, а четвертый выход - к четвертому входу50 блока коррекции, четвертый выход блока управления соединен с четвертым управляющим входом распределителя адресных импульсов, первый выход блока приоритета числа является выходом5 устройства.Блок коррекции содержит формирова. тели импульсов, ключи, третий и чет 84 6вертый элементы ИЛИ, первый триггер и пятый элемент задержки, выход которого подключен к первому входу третьего элемента ИЛИ, выход которого соединен с входом первого триггера, выход которого подключен к входу пятого элемента задержки и первым входам первого и второго ключей, вторые входы которых и одни из входов первого и второго формирователей импульсов соединены с шиной нулевого потенциала, причем выход четвертого элемента ИЛИ подключен к другому входу первого формирователя импульсов, второй вход третьего элемента ИЛИ; дру гой вход второго формирователя импуль" сов, первый и второй входы четвертого элемента ИЛИ являются входами с первого по четвертый блока соответственно, выходами которого являются выходы формирователей импульсов и ключей.Блок приоритета числа содержит шестой и седьмой элементы задержки, второй и третий триггеры, элементы И с второго по седьмой, пятый и шестой элементы ИЛИ,.первый элемент НЕ, третий и четвертый формирователи импульсов, входы которых и первый вход второго триггера являются входами блока, выходами которого являются выходы пятого элемента ИЛИ и первого элемента НЕ, причем выход третьего формирователя импульсов соединен с входом шестого элемента задержки и первым входом второго элемента И, выход которого подключен к первому входу третьего триггеравторой вход которого соединен с выходом третьего элемента И, первый вход которого и вход седьмого элемента задержки подключены к выходу четвертого формирователя импульсов, вторые входы второго и третьего элементов И соединены с выходом второго триггеравторой вход которого подключен к выходу пятого элемента ИЛИ, входы которого соединены соответственно с выходами четвертого и пятого элементов И, первые входы которых подключены соответственно к первому выходу третьего триггера и первому входу седьмого элемента И и к второму выходу третьего триггера и первому входу шестого элемента И, вы" ходы шестого и седьмого элементов задержки соединены соответственно с вторыми входами четвертого и шестого элементов И и с вторыми входами пятого и седьмого элементов И, выходы шес. того и седьмого элементов И подключе7 1124 ны к входам шестого элемента ИЛИ, выход которого соединен с входом первого элемента НЕ.Блок анализа информации содержит. четвертый триггер, выход которого яв-ляется выходом блока, восьмой элемент задержки и восьмой элемент И, первый вход которого является первым входом блока, а второй вход и выход соединены соответственно с выходом восьмого 1 О элемента задержки и с первым входом четвертого триггера, второй вход которого и вход восьмого элемента задержки являются вторым входом блока.Блок управления содержит регистркоманд, дешифратор команд, регистр адреса, триггеры с пятого по восьмой, элементы И с девятого по одиннадцатый, элементы НЕ с второго по четвертый, элементы ИЛИ с седьмого по один надпатый и элементы задержки с девятого по одиннадцатый, причем выходы. регистра команд подключены к входам дешифратора команд, первый, второй и третий выходы которого соединены с входами седьмого элемента ИЛИ, выход которого подключен к первому входу пятого триггера, второй вход которого соединен с выходом второго элемента НЕ а выход - с входом девя 30 того элемента задержки и первым входом десятого элемента ИЛИ, первый и второй входы восьмого элемента ИЛИ подключены соответственно к второму выходу дешифратора команд и входу десятого элемента задержки ик третье мувыходу дешифратора команд,а выход, соединен с первым входом шестого триггера, выход которого подключенк пер-вому входу одиннадцатого элемента ИЛИ первый вход девятого элемента ИЛИ соединен с выходом третьего элемента НЕ, а второй вход " с первым выхо. дом четвертого элемента НЕ, вход которого подключен к выходу девятого элемента задержки, а второй выход - . к второму входу десятого элемента ИЖ, выход которого соединен с входом седьмого триггера, выход которого , прдключен к вхОду второго элемента НЕ,второму входу одиннадцатого 50 элемента ИЛИ,входу одиннадцатого элемента задержки и первому входу восьмого триггера, второй вход которого соединен с выходом одиннадцатого элемент. та задержки, а первый и второйвыходы1 у подключены соответственно к первым " входам десятого и одиннадцатого элементов И, вторые входы которых соеди 384 8иены с выходом девятого элемента И, первый вход которого подключен к выходу регистра адреса, а второй вход - к выходу одиннадцатого элемента ИЛИ, вход третьего элемента НЕ и второйвход шестого триггера являются первым входом блока, вторым входом которого является первый вход регистракоманд, второй вход которого и вход регистра адреса являются третьим входом блока, выходами с первого по четвертый которого являются выходы десятого элемента И, девятого элемента ИЛИ, десятого элемента задержки и одиннадцатого элемента И соответственно,На фиг.1 изображена функциональная схема предложенного устройства; нафиг.2 - временные диаграммы последовательностей управляющих и информационных импульсов при работе устройства в режиме вычитания, на фиг.3-8 -функциональные схемы наиболее предфпочтительных вариантов выполнения соответственно блоков; коррекции, приоритета числа, анализа информации, управления, местного управления ираспределителя корректирующих импульсов, на фиг.9 - хронометрированные таблицы состояний запоминающих элементов в ячейках накопителя и в распределителе, пояснякщие. работу устчроиства.Предложенное устройство содержит (фиг.1) ферроакустический накопитель, включающий металлические стержни 11 и 1 с тонкопленочными запоминающйми элементами 2 и разрядные шины 3, первый 41 и второй 4 усилители считывания, группу элементов И 5, распределитель б разрядных импульсов, выполненный на элементах, аналогичныхферроакустическому накопителю, распределитель 7 адресных импульсов, блок 8 управления, формирователи 9импульсов записи, первый блок 10 местного управления. На фиг. 1 обозначены вход 11 устройства и демпферы 121 и 12, входящие в ферроакустический накопитель и распределитель бУстройство содержит также генераторы 13 -13. ультразвуковых импуль 3сов с первого по третий, узлы 14-14 сопряжения с первого по третий, блок 15 управляемой задержки, второй блок 16 местного управления, шину 17 синйронизации, усилитель 18 синхронизации, формирователь 19 синхросигналов, элементы НЕ-И 20, распределитель 219 11243корректирующих импульсов, дополнительный ферроакустический накопитель22, блок 23 коррекции, первый элемент И 24, первый элемент ИЛИ 25,пер"вый элемент 26 задержки, блок 27 приоритета числа, второй элемент 28 задержки, блок 29 анализа информации,второй элемент ИЛИ 30, третий элемент 31 задержки; блок 32 стиранияинформации, четвертый элемент 33 задержки и группу элементов ИЛИ 34На фиг.2 обозначены; импульс 35 навыходе блока 8 управления, управляющие импульсы 36-39, поступающие с выходов накопителя 22 на входы распределителя 7, распределителя 21, блока23 коррекции и блока 15 управляемойзадержки соответственно, ультразвуковые импульсы 40 и 41 в запоминающихячейках накопителя 1 и распределителя21 соответственно.Блок 23 коррекции (фиг,3) содержиттретий элемент ИЛИ 42, пятый элемент43 задержки, первый триггер 44, первый 451 и второй 45 ключи, четвертый элемент ИЛИ 46, первый 47 и второй 48 формирователи импульсов.Блок 27 приоритета числа (фиг,4)содержит третий 49 и четвертый 50Формирователи импульсов, шестой 51 иседьмой 51 элементы задержки, второй52 и третий 53 триггеры, пятый 541 ишестой 54 элементы ИЛИ первый элемент ЙЕ 55, элементы И 56-61, с второго по седьмой.Блок 29 анализа информации (фиг.5)содержит восьмой элемент И 62, восьмой элемейт 63 задержки и четвертыйтриггер 64,Блок 8 управления (Фиг6) содержит регистр 65 команд, дешифратор 6640команд, сецьмой 67, восьмой 68 и де"вятый 68 элементы ИЛИ пятый триггер 69, второй элемент НЕ 70, девятый элемент 71 задержки, десятыйэлемент ИЛИ 72,десятый элемент 73 за-фдержки, шестой триггер 74, третий 75и четвертый 75. элементы НЕ, седьмойтриггер 76, регистр 77 адреса, девятый элемент И 78, одиннадцатый элемент ИЛИ 79, одиннадцатый элемент 80задержки, восьмой триггер 81, десятый82 и одиннадцатый 83 элементы ИВторой блок 16 местного управления(Фиг.7) содержит элементы И 84 и 85,элемент НЕ 86, элементы ИЛИ 87 и 88 И 5триггер 89.Распределитель 21 корректирующихимпульсов (Фиг.8) содержит металли 84 10ческий стержень 1 (аналогичный стержням 1 -1 Ферроакустического на копителя) с ферромагнитным покрытием и закрепленными на его концах демпферами 12 (аналогичными демпферам 12-12), шину 90 записи, шину 91 стирания инфоряации, разрядные шины 92, генератор 134 (аналогичнь 1 й генераторорам 1313) ультразвуковых импульсов с узлом 14+ электромеханической связи (аналогичны". узлам 14 -14 сопряжения).Дополнительный накопитель 22 выполнен в виде запоминающих ячеек, аналогичных запоминающим ячейкам накопителя, и содержит генератор ульт 1развуковых импульсов с узлом электромеханической связи и усилители считывания (не показаны).На Фиг,9 представлена таблица состояний разрядов запоминанзцих элементов 2 на стержнях 1 , 1 накопителя и 1 распределителя 21, В первой колонке указаны номера запоминающих ячеек на стержнях 1 и 1, 1 ;в коЯй В лонках с второй по шестую и с восьмой по двенадцатую представлены информационные состояния запоминающих элементов 2 для моментов времени, ука" занных в седьмой и тринадцатой колонках. На фиг.9 обозначен период Ф следования импульсов 37 и 40; который определяется как отношение расстояния между соседними элементами 2 к скорости распространения импульсов 40, текущее время 1 и момент времени 1 начала отсчета.Предложенное устройство работает следующим образом.По команде из блока 8 (фиг.1) сигнал сначала поступает на вход распределителя 7 и открывает его выходы. Через время, равное переходным процессам в распределителе 7 сигнал 35 (фиг.2) из блока 8 поступает на вход накопителя 22, и на его выходах появляются последовательности импульсов 36-39 Последовательность 36 поступает на вход распределителя 7, последовательность 37 - на вход рас" предвлителя.21, последовательность 38 - на вход блока 23, а последовательность 39 - через блок 16 на стробирующие входы усилителей считывания 4 и 4Генераторы 131-13 повторяют во времени последовательность 36 и с помощью узлов сопряжения 14 и 14 возбуждают ультразвуковые импульсы84 .2 формации в распределителе 21, Пройдя через блок 1) и элемент ИЛИ 30, этот импульс подготовит через время, равное 0,751, элементы И 5 к открыванию, К этому моменту в элементе 2 второго разряда на стержне 1 уже записан "0". Третий импульс 41 совместно с выходным импульсом элемента ИЛИ 30 открывает соответствующий элемент И 5 и, пройдя через формирователь 9, с помощью второго импульса 40 записывает "0" в элемент 2 второго разряда на стержнях 1 и 1 . Если "1" в текущем разряде не являются старшими "1" чисел, то в процессе сравнения последующих разрядов может понадобиться заменить "0" в этом разряде на "1". В связи с этим импульс в элементе 28 задержки задерживается так, чтобы, пройдя через блок 23, совпасть по времени с четвертым импульсом 41 и записать "1" в распределитель 21.Пусть, например, в третьем разряде одного числа содержится "1", а другого числа - "0". При этом первый импульс 40 производит сигналы считывания разной полярности. Блок 27 преобразовывает информационную "1" в выходной импульс, который появляется на первом выходе блока 27. Все последующие "1" данного числа также появляются на этом выходе блока 27, Это число считается большим. Информационные другого числа поступают на второй выход блока 27. Перенос информации из старших разрядов в младшие осуществляется с помощью блоков 21, 23, 25 и 29. Для этого импульс с первого выхода блока 27 задерживаетсяв элементе 26 задержки на время 0,5 Ф и поступает в,блок 23, выходной импульс которого вместе с вторйм импульсом последовательности 41 изменяет содержимое запоминающего элемента , 2 в третьем разряде на стержне 1на "0". Если между наиболее старшим разрян 11 дом большего числа, хранящим 1 , и разрядом меньшего числа, хранящим старшую "1" этого числа есть несколько разрядов, хранящих "0", то при считывании информации этих разрядов с выходов блока 24 и 28 никаких сигналов не поступает, а содержимое этих разрядов в распределителе 21 опреде ляется сигналами из накопителя 22 которые совместно с первым импульсом 11 11243 40 в стержнях 1 , 1 накопителя. Период следования 1 импульсов 37 и 40 определяется как отношение расстояния между соседними элементами 2 на стержнях 1 и 1 к скорости распрост- .5 ранения импульсов 40. Исключение составляет первый импульс в последовательностях 37 и 40, отстоящий по времени от второго импульса указанных последовательностей на 0,75 1 . ПослеО довательность 41 в стержне 1 распре 3 делителя 21 представляет собой пачку из четырех импульсов, сдвинутых друг относительно друга на 0,25 1 . Сдвиг по времени между первым импульсом 40 15 и первым импульсом 41 также равен 0,25В накопителе 22 последовательность 41 возбуждается на 0,25 1 позже последовательности 40.Через время 1 (фиг.9) первый им,пульс 40 неразрушанице считывает информацию в элементах 2 старших разрядов запоминающих ячеек накопителя, при этом сигнал считывания поступает на входы усилителей 4 и 4 . Сигнал считывания "0" не приводит к срабатыванию блоков, связанных с выходом усилителей 4 и 4 поэтому в актив 1 2 фном состоянии остаются только блоки 7, 8, 13 и 22. При этом выходной импульс блока 27, пройдя на вход блока 23 совместно с первым импульсом 41, записывает в .элементах 2 на стержне 1 распределителя информационную еди" эницу в старший разряд.Через время 1 первьм импульс 40 считывает содержймое элементов 2 второго разряда чисел в ячейках накопителя 1. Если в обоих элементах 2 хранятся "1", то на выходах усилителей 4 и 4 одновременно появляются сигналы считывания, которые вызывают срабатывание элемента И 24, выходной импульс которого поступает на элемент ИЛИ 25 и, пройдя через элемент45 задержки 26, на вход блока 23. Приход импульсов считывания на входы блока 27. обеспечивает на его первом выходеположительный импульс, который непосредственно поступает на вход блока 2350 снимает его блокировку и, пройдя через элемент задержки 28, обеспечивает на выходе блока 23 импульс, который вместе с вторым импульсом пачки 41 обеспечивает запись в распределитель 21 информационного 011 н 55Выходной импульс с первого выхода блока 27 поступает также на вход блока 29 для стирания устаревшей ин