Запоминающее устройство с самоконтролем

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 840 А 9) .ЬЖ 1)5 6 11 С 29/00 ГОСУДАР СТВЕ ННЫ Й КОМИТЕТПО ИЭОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ОПИСАНИЕ ИЗОБРЕТЕНИ АВТОРСКОМУ С ТЕЛЬСТВУ(21) 4719345/24 (22) 14.07,89 (46) 07,07.91, Бю (72) О,А. Терзян, (53) 681.327.6(08 (56) Авторское св М 769641, кл, 6Авторское с М 1059630, кл. 0 тения является повышение над счет контроля цепей коррекции время функционирования, Запо устройство содержит накопитель информационных и контрольных шифратор, сумматор по модулю д ратор, первый и второй элеме триггер и блок управления, Цель ния достигается тем, что в случае ния ошибки в информацио контрольных разрядах производ правление и повторное вычислен ма. Если синдром не является н на триггере фиксируется ошибка рекции. 2 ил 1 табл. М 25С. Торосян М. Чахо(54) ЗАП САМОКО (57) Изо ной техн запомин ОМИНАЮЩЕЕ УСТНТРОЛЕМретение относится кике и может быть исающих устройствах. Ц ычислительользовано в елью изобре(фиг. 2) содержитчетчик 16, дешиф- а ент И 19.аны вход 20 обравыходы 21 и выход ойства.следующим обра 4 Блок 10 управления енератор 15 импульсов, с ратор 17, триггер 18, элемНа фиг,1 также показ щения, информационные 22 признака ошибки устрУстройство работает твии сигнала обращения на ры 5 и 9, триггер 8 и счетчик нулевом состоянии, кроме тся генерация импульсов геиспользо ночные идиночныега) ны коды, обнаойные, а также шибки (наприд 20 устройства ается генератор тель, построенраторе 17, форнии на вхо ия запуск аспредели 6 и дешиф Изобретение относится к вычислительной технике и может быть использовано в запоминающих устройствах.Целью изобретения является повышение надежности устройства за счет контроля цепей коррекции ошибок во время функционирования.На фиг. 1 приведена структурная схемазапоминающего устройства с самоконтролем; на фиг. 2 - блок управления.Устройство (фиг. 1) содержит шифратор1, сумматор 2 по модулю два, дешифратор 3,накопитель 4, регистр 5 информационныхразрядов, первый элемент ИЛИ 6, второйэлемент ИЛИ 7, триггер 8, регистр 9 контрольных разрядов, блок 10 управления,На фиг. 1 также обозначены выходы 11и 12, вход 13 и выход 14 блока 10 управления. зом.При отсутс входе 20 регист 15 находятся в того, запрещае нератором 15.В устройств руживающие од исправляющие мер, код ХзммиПри поступ сигнала обращ 15 импульсов и ный на счетчик ежности за ошибок во мина ющее , регистры разрядов, ва, дешифнты ИЛИ, иэобрете- обнаружен ных или ятся ее исие синдроулевым, то цепей кор 1661840мирует временную диаграмму работы устройства.В режиме чтения по сигналу с выхода 11 блока 10 считанные из накопителя 4 информационные разряды принимаются на регистр 5, а контрольные разряды - на регистр 9. В шифраторе 1 выполняется кодирование информационных разрядов, а в сумматоре 2 - сравнение полученного кода с содержимым регистра 9. На одни выходы сумматора 2 выдается результат проверки по коду Хэмминга, а на другой выход - результат проверки содержимого регистров 5 и 9 на четность, По состояниям выхода элемента 6 и выхода сумматора 2, приведенным в таблице, определяется наличие или отсутствие одиночных или двоичных ошибок, Причем при наличии одиночной ошибки на выходах сумматора 2 появляется синдром ошибки, который поступает на вход дешифратора 3, а на другом выходе - сигнал логической "1".Сигналом с второго выхода дешифратора 17 триггер 18 устанавливается в единичное состояние и сигнал с третьего выхода дешифратора разрешает дешифратору 3 коррекцию информации на регистре 5 или 9, После правильной коррекции на выходах сумматора 2 должны устанавливаться сигналы логического "0", а при отсутствии коррекции или неправильной коррекции - другие комбинации значений, приведенные в таблице. Если коррекция выполнена правильно, то сигналом с выхода 14 дешифратора 17 на триггер 8 будет принятсигнал логического "0", а если неверно - логической "1", что и является сигналом ошибкисхем коррекции.Таким образом, устройство, применяемое для любого типа ЗУ, позволяет в течение работы ЗУ контролировать работу схем коррекции, обнаруживая любую их ошибку,Формула изобретения Запоминающее устройство с самоконтролем, содержащее триггер, выход которого является выходом признака ошибки устройства, накопитель, выходы первой группы которого соединены с информационными входами регистра информационных разря дов, выходы которого являются информационными выходами устройства и подключены.к входам шифратора, выходы которого соединены с входами первой группы сумматора по модулю два, выходы группы которого 10 подключены к входам первого элементаИЛИ и к кодовым входам дешифратора, выходы первой группы которого соединены с соответствующими инвертирующими входами регистра информационных разрядов, 15 информационные входы регистра контрольных разрядов подключены к выходам второй группы сумматора по модулю два, о тл и ч а ю щ е е с я тем, что, с целью повышения надежности эа счет контроля цепей кор рекции ошибок во времяфункционирования. в устройство введены второй элемент ИЛИ и блок управления, причем первый синхровыход блока управления соединен С синхровходами регистра ин формационных разрядов и регистраконтрольных разрядов, установочные входы которых подключены к установочному входу триггера, входу запуска блока управления и являются входом обращения устройства, 30 второй синхровыход блока управления соединен с синхровходом триггера, информационный вход которого подключен к выходу второго элемента ИЛИ, первый вход которого соединен с выходом первого элемента 35 ИЛИ, а второй вход подключен к выходусумматора по модулю два и к входу признака ошибки блока управления, выход разрешения коррекции которого соединен с управляющим входом дешифратора, выхо ды второй группы которого подключены ксоответствующим инвертирующим входам регистра контрольных разрядов.1661840 Г 1иР.Составитель О. Исае дактор Л. Гратилло Техред М,Моргенталорректор Т, Палий Заказ 2128 Тираж . Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., 4/5оизводственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 1