Постоянное запоминающее устройство

)5 О 1 НИЯ ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ОПИСАНИЕ ИЗОБР АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(71) Киевский политехнический институт им50-летия Великой Октябрьской социалистической революции72) Наджар Яхья (БА), А.Г. Накалюжный иВ. П, Тарасенко (ЯО)(56) Авторское свидетельство СССР М1176510, кл. 6 11 С 17/00, 1983,,Авторское свидетельство СССРВ 1096694. кл, О 11 С 17/00, 1982,(54) ПОСТОЯННОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО(57) Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных устройствах для вычисления функций, Целью изобретения является расширение области применения устройства аа счет считывания значений не только прямой, но и обратной функций. Устройство содержит дешифратор 1, демультиплексор 2, матрицу 3 запоминающих елементов, мультиплексор 4 и шифратор 5, Устройство позволяет считывать значения прямй и обратной монотонных функций, 4 ил.,2 табл,Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных устройствах для вычисления функций.Целью изобретения является расширение области применения устройства за счет считывания значений не только прямой, но и обратной функции.На фиг. 1 приведена структурная схема устройства;на фиг. 2 - схема построения функциональной матрицы для реализации прямой У=0,4 Х и обратной Х=2,5 У функций; на фиг, 3 - то же, для прямой У=092 Х и обратной Х" функций; на фиг. 4 - демультиплексор.На фиг. 2 и 3 каждый узел матрицы, отмеченный точкой, реализует электрическую двустороннюю связь между вертикальными и горизонтальными линиями, являющимися входными и выходными цепями матрицы.Устройство содержит дешифратор 1, входы которого являются входами операнда, демультиплексор 2, матрицу 3 запоминающих элементов, мультиплексор 4, шифратор 5, выходы которого являются выходом устройства. Обьединенные управляющие входы демультиплексора 2 и мультиплексора 4 являются входом 6 задания режима работы устройства.При конкретной реализации устройства в качестве дешифратора 1 может быть использована микросхема К 155 ИД 4. Мультиплексор 4 может быть реализован на микросхемах 555 КП 11, Демультиплексор 2. может быть построен на элементах И и НЕ- на микросхемах 555 ЛИ 1 и 555 ЛН 1, как показано на фиг,4.Шифратор 5 может быть построен с использованием микросхемы К 555 ИВ 1, которая непосредственно обеспечивает кодирование до 8 сигналов, поступающих на ее входы, В случае большего количества входных сигналов кодировать их возможно при каскадном включении нескольких таких микросхем. Матрица запоминающих элементов 3 может быть реализована с использованием программируемой логической матрицы-микросхемы 556 РТ 2. Кроме того, в качестве матрицы 3 может быть использована любая БИС матричной структуры с программируемыми (электрическим или масочным способом ) связями.Устройство может считывать значения монотонных функций (прямые и обратные). Наиболее полно возможности устройства йроявляются при считывании значений линейных функций. Точность воспроизведения обратной линейной функции зависит от ее вида. Пусть У=а Х,ЛУ= а(Х+ ЛХ)-аХ =аЛХ.Таким образом, если а1, то шаг Ь Удискретизации . У будет больше ЬХ . Еслиже а1, то ЬУЛХ5 Программирование матрицы 3 для реализации прямой функции У=0,4 Х поясняется табл, 1, где указано соответствие междувходами и выходами матрицы (длина входных и выходных слов п=4),10 Программирование матрицы 3 для реализации прямой функции У=092 Х и обратной функции Х=апт 092 У=2 поясняетсятабл, 2, где операнды Х и У представленыдвоичными словами длиной в 5 разрядов.15 Если считать, что с помощью матрицы 3функций 1092 Х воспроизводится с постоянным шагом дискретизации аргумента ЬХ(равным 1), то обратная функция будетиметь переменный шаг дискретизации ар 20 гумента ЛУ . Этот шаг зависит от величиныоперандов АУ=0,5 если 1 У 2;ЬУ=0,25 если 2 У 3;АУ=0,125 если 3 У 4.В общем случае25 Х+ЬХЬУ = 1092 ( Х + Ь Х ) - 1092 Х = 109ХПоскольку У= 2, то2" +1ЛУ = 1 о 92 = 10 д 2 (2" + 1) - У,30 2 УСледовательно, обратная функция воспроизводится наиболее точно при большихзначениях У.Устройство может работать в двух ре 35 жимах(в зависимости от управляющего сигнала "0" или "1", поступающего на вход 6)считывание значений прямой или обратнойфункции соответственно.Пусть, например, управляющий сигнал40 равен "0", тем самым будет установлен режим считывания значения прямой функции.У=0,4 Х, причем Х =010", Тогда на 5 - м выходе дешифратора 1 появится одиночный сигнал, который демультиплексором 2передается на 5-ю цепь первой группы входов матрицы 3 (фиг. 1 и 2), Структура матрицы 3 запрограммирована так, что укаэанныйсигнал поступает на цепь 8 первой группывыходов матрицы и далее, через мульти 50 плексор 4, на восьмой вход шифратора 5.В результате на выходах шифратора 5 появляется двоичный код номера его входа, накотором имеется единичный сигнал, те,значение У=10,00 (табл. 1).При считывании значения обратнойфункции Х,5 У управляющий сигнал навходе 6 равен 1, Пусть У=11,10,тогда на 14-мвыходе дешифратора 1 появляется единичный сигнал, коммутируемый демультиплексором 2 на вторую группу входов матрицы1668996 Таблица 3. В результате этого возбуждатся девятая цепь второй группы выходов матрицыЗ. Далее мультиплексор 4 передает единичный сигнал на девятый вход шифратора 5, а на его выходах появляется значение обратной 5 функции Х=2,5 11,10 =1001. Последнее значение округлено до ближайшего числа, полностью записываемого с помощью четырех двоичных разрядов.При считывании значений других пря мых и обратных функций (например, У= =одгХ, Х=2 на фиг,З и 2) устройство работает, аналогично.Формула и зоб рете н ияПостоянное запоминающее устройство, 15 содержащее матрицу запоминающих элементов, дешифратор, входы которого являются информационными входами устройства, о т л и ч а ю щ е е с я тем, что, с целью расширения области применения ус тройства за счет считывания значений как прямой, так и обратной функций, в него введены демультиплексор, мультиплексор, и шифратор, выходы которого являются информационными выходами устройства, выходы дешифратора соединены с информационными входами демультиплексора, выходы первой и второй групп которого соединены соответственно с информационными входами первой и второй групп матрицы запоминающих элементов, выходы первой и второй групп которой соединены соответственно с информационными входами первой и второй групп мультиплексора, выходы которого соединены с входами шифратора, управляющие входы демультиплексора и мультиплексора объединены и являются входом задания режима работы устройства.1668996д3Ю Ь уу гг 1 чгЗМ жог 3 4 ь. с а г у 1 фюг ам сю гбливаоггг игРгююфизяюз У Фд ю 3 гю ч в го г/ гг гг го г 6 га гс гу зо1668996 В13 КРОВЮ ЯЮщий ЭХОСоставитель М, Лапуакин Редактор Н. Лазаренко Техред М.Моргентал Корректор Т. Мал аз 2656 Тираж 326 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям пои ГКНТ СССР113035, Москва, Ж, Раушская наб.,4/5Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101