Патенты с меткой «микропроцессорной»

Номер патента: 734657

Опубликовано: 15.05.1980

Авторы: Диденко, Пшисуха, Солодовников, Топорков, Усенко, Чернец, Шандрин

МПК: G06F 3/04

Метки: микропроцессорной, связи

...- :0),а в режимах Чтение, Прием, (ЧТН, ПРМ) к шинам ИНФ подключаются информационные входы регистра 4. Через время задержки т блок 9 выдает исполнительный сигнал ВПЛ (выполнение). По сигналу ВПЛ адресованное периферийное устройство или устройство памяти в режимах Запись, Выдача, производят прием информации, и отвечают сигналом ответа ОТВ, а в режимах Чтение, Прием выдают на шины ИНФ информационные сигналы и сопровождают их сигналом ОТВ, сигналы ИНФ выдаваемые внешними устройствами на фиг. 4 фиг. 6 заштрихованы,Приняв сигнал ОТВ, устройство производит сброс триггера 6, тем самым микропроцессору выдается сигнал Готов, В режимах Чтение, Прием по сигналу ОТВ производится также занесение информационных сигналов в регистр 4, Через время...

Номер патента: 934466

Опубликовано: 07.06.1982

Авторы: Буслович, Вентиньш, Видениекс, Кочубей, Скоринко, Чаупалс

МПК: G06F 3/04

Метки: микропроцессорной, связи

...бом случае ожидает ответную реакцию останавливается в этом фиксированном этого устройства: готовность. положении. Для синхронизации с внешСигнал общей готовности формиру- ними синхроимпульсами на другой вход ется следующим образом. триггера 9 подаются магистральные синПосле возникновения одной из ко- хроимпульсы. Сигнал задержанной готовманд обращения активизируется один ности поступает на элемент ИЛИ 11 и из входов ИЛИ 12 и 14, элемент 12далее на вход готовности микропрофункционально группирует команды за- цессора.писи, а элемент 14 - команды чтения, формирование готовности от команды Обе группы объединяются далее на записи происходит следующим образом, входах элемента ИЛИ 13 и с его выхо- Команды записи функционально объ. да поступают...

Номер патента: 1056363

Опубликовано: 23.11.1983

Авторы: Махов, Фильцер

МПК: H02J 9/06

Метки: блока, микропроцессорной, памяти, резервного, энергоснабжения

...соецинен с коппектором первого транзистора р-п-р типа и шиной питания микропроцессорной памяти, цепитепь напряжения, прецназначенный цпяпоцкпючения к первому источнику питания, ввецены транзистор п-р-п типа,операционный усипитепь, стабипитрон,цва циоца и семь резисторов, причемпервый вхоц операционного усипитепясоецинен с срецней точкой цепитепя ныряжения, второй вхоц операционного уси. питепя соецинен с катоцом стабипитронаи через первый резистор прецназначенцпя покпючения к второму источнику питания, аноц стабипитрона соецинен с общей шиной, выхоц операционного усипитепя через первый циоц и второй резисторсоецинен с базой транзистора п-р-п типа, а через второй циоц и третий резистор - с базой второго транзистора типар-п-р, при этом...

Номер патента: 1120336

Опубликовано: 23.10.1984

Авторы: Казимов, Лисенков, Петрухин, Солдатенков, Шалягин

МПК: G06F 11/20

Метки: микропроцессорной, системы

...и четвертый элементы ИЛИ, первый и Зб 2 второй элементы И, счетный триггер,элемент НЕ, причем первые входы спервого по третий элементов ИЛИ соединены с выходами соответствующихкомпараторов блока сравнения, вторыевходы с первого по третий элементовИЛИ соединены с выходом первого элемента И, а выходы - со обросовымивходами соответствующих 3 -триггеровзапросов, тактовые входы которых соединены с выходом формирователя импульсов, информационные входы3-триггеров запросов соединены сшиной единичного потенциала, а выходы - с соответствующими входами четвертого элемента ИЛИ и с соответствующими информационными входамиблока коммутации, выход четвертогоэлемента ИЛИ соединен со счетным входом счетного триггера и первым входом второго элемента И,...

Номер патента: 1124275

Опубликовано: 15.11.1984

Авторы: Белов, Кандауров, Карнаух, Черепаха

МПК: G06F 3/04

Метки: микропроцессорной, связи

...входом триггера запроса доступа к магистрали, а управляющий вход - с выходбм регистра состояния, выходпамяти микропрограмм соединен с первым информационным входом-выходом устр 9 йства, третий вход блока асинхронного обмена соединен с первым управляющим входом двунаправленных 5 магистральных усилителей данных группы, со стробирующим входом дешифраторг управляющих сигналов и входом режима устройства, а четвертый и пятый входы - соответственно со входом сигнала ожидания и входом разрешения доступа к магистрали устройства, третий вход триггера готовности является входом сигнала ответа устройства, третий выход блока асинхронного 15 обмена соединен с управляющими входами магистральных усилителей адреса группы и вторыми управляющими входами...

Номер патента: 1198532

Опубликовано: 15.12.1985

Авторы: Беляускас, Валаткайте, Светикас

МПК: G06F 15/00

Метки: вычислительной, микропроцессорной, операционное, системы

...элементов 8 соединены соответственно с выходами 14 поляопределения кода операции и выходами15 Констант блока 1 микропрограммного управления. Схема ускоренного переноса соединена по входу с выходом13 поля переноса блока 1 микропрограммного управления и с выходами 11и 12 ускоренного переноса всех секционированных микропроцессорных эле"ментов 8. Выходы схемы ускоренногопереноса соединены соответственно5 О 5 20 25 30 35 45 55 с входами переноса секционированных микропроцессорных элементов 8, начиная со второй секции, и с входом 1 б блока 1 микропрограммного управления.Операционное устройство микропроцессорной вычислительной системы работает следующим образом.Работа устройства синхронизируется сигналом, поступающим через синхровход 17....

Номер патента: 1201829

Опубликовано: 30.12.1985

Автор: Никифоров

МПК: G06F 11/22, G06F 3/00

Метки: микропроцессорной, системы, энергопитанием

...и устройство обесточены. При включениисистемы напряжение питания от источникапоступает на шину 2, а значит и на ПЗУ 28,ОЗУ 29 ИВВ 30 и генератор 31, а такжена выводы питания всех элементов предлагаемого устройства. Одновременно средствами системы по входу 16 вырабатываетсясигнал системного сброса, переводящийсчетчик 9 в нулевое состояние, что приводит к включению ключа 1 и выдаче напряжения питания по выходу 3 на вход МП 27и узла 32 и установке ИВВ 30 в исходноесостояние.При подаче питания на выходе узла 32формируется импульс, устанавливающийМП 2 в исходное состояние, Кроме того,выдача питания на вход 2 запускает формирователь 18, на выходе которого формируется импульс, обнуляющий содержимое регистра 17. Длительность импульса...

Номер патента: 1213480

Опубликовано: 23.02.1986

Авторы: Остроумов, Самарский, Сидоренко, Тимонькин, Ткаченко, Харченко

МПК: G06F 11/30

Метки: микропроцессорной, системы

...на еди-.20лицу. Контроль правильности реализации микроциклов осуществляется подачей единичного сигнала на выходе 25системы,Если работа микропроцессора происходила в цикле с нарушениями ,то фактсбоя (отказа).будет зафиксирован, .Контроль правильности выполнения команды осуществляется нроверкой наравенство нулю содержимого счетчика5 после того, как на шине адреса .микропроцессора будет выставлен кодадреса очередной команды.Устройство работает следующим образом,35В исходном, состоянии все элементыпамяти устройства находятся в нулевомсостоянии (входы начальной установкине показаны). Функционирование микропроцессора начинается после включения питания с выполнения первой команды программы, расположенной в блоке памяти в ячейке с нулевым...

Номер патента: 1221655

Опубликовано: 30.03.1986

Авторы: Адонин, Баженов, Карнаух, Самарский, Тимонькин, Ткаченко, Топорков, Харченко

МПК: G06F 11/26

Метки: микропроцессорной, системы

...через элемент ИЛИ 13- на информационный вход триггера 9, который зафиксирует факт отказа. Если микропроцессор переходит к реализации очередной команды не в соответствии с заданным алгоритмом, о чем свидетельствует единичный сигнал навыходе элемента ИПИ 11 и единичное состояние триггера 8, с приходом им7 ,12216 пульсов Р, и БУМС триггер 9 переходит в единичное состояние и зафиксируется факт отказа.Предлагаемое устройство дпя контроля микропроцессорной системы работает в синхронном режиме с контролируемым микропроцессором (входы установки режима работы устройства не показаны).В исходном состоянии все элементь 1 памяти находятся в нулевом состоянии (сходы установки в "0" не показаны),Рассмотрим работу предлагаемого устройстВа на...

Номер патента: 1242956

Опубликовано: 07.07.1986

Авторы: Баженов, Карнаух, Самарский, Тимонькин, Ткаченко, Топорков, Харченко, Ярмонов

МПК: G06F 11/07, G06F 13/10

Метки: внешними, контролем, микропроцессорной, системы, сопряжения, устройствами

...цикла, кроме выставления сигнала Б 111 С на выходе 20 синхронизации цикла работы микропроцессора, на выходе 18 данных микропроцессора выставляется код слова состояния процессора, а на выходе 19 микропроцессора выставляется код адреса внешнего устройства (при выполнении операций приема, ПРМ, и выдачи ВДЧинформации с/на адресуемое периферийное устройство).При одновременном появлении сигналов БЛ 4 С на выходе 20 микропроцессора и импульса 1, на выходе 21 тактового генератора системы на. выходе элемента И 13 формируется единичный сигнал. В результате этого триггер 10 переходит в единичное состояние,а в регистр 5 за- писывается код слова состояния процессора.Сигналы состояния микропроцессора поступают на входы шифратора 1 с выхода...

Номер патента: 1246135

Опубликовано: 23.07.1986

Авторы: Ланг, Ситников

МПК: G11C 11/401, G11C 7/00

Метки: блоках, информации, микропроцессорной, памяти, регенерации, системы

...втактах дешифрации текущего кода команды можно осуществить регенерациюнекоторого количества строк ДОЗУ,Количество регенерируемых строк определяется Временем регенерации однойстроки и временем дешифрации кодакоманды. Первый анализатор 1 служитдля определения цикла считыванияслова команды и момента дешифрациикода команды на внутренних структурах. В ходе выполнения программы режимы Ожидание и Останов останави 1 11ливают процессор на некоторое время, которое также используется для регенерации ДОЗУ. Второй анализатор 2 используется для регенерации строки ДОЗУ во время между выдачей адре 124 б 135са из процессора и самим обращениемк ДОЗУ,Формирователь 8 формирует импульс,сигнализирующий второму анализатору 2 о том, что идет...

Номер патента: 1247869

Опубликовано: 30.07.1986

Авторы: Баженов, Карнаух, Тимонькин, Ткаченко, Топорков, Харченко

МПК: G06F 11/14

Метки: микропроцессорной, многоканальное, пуском, рестартом, сбоях, системы

...состояние в процессе функционирования системы.ОМногоканальное устройство для управления пуском и рестартом при сбоях микропроцессорной системы работаетв следующих режимах,1. Осуществления начального пуска одного канала по сигналам с пуль 5та управления и включении питанияданного канала.2. Установки в исходное состояниемикропроцессорной системы при перехо 20де от независимой работы .каналов вмажоритарный режим и обратно.. 3. Рестарта системы при сбоях.4. Установки с исходное состояниемикропроцессорной системы при одно 25временном включении питания всех трехканалов.Режим 1 (фиг,2 а ),Начальный пуск (установка в исходное состояние микропроцессора своегоканала) осуществляется по сигналу спульта управления, поступающему навход...

Номер патента: 1260960

Опубликовано: 30.09.1986

Авторы: Гладштейн, Комаров, Тверецкий, Шубин

МПК: G06F 11/00

Метки: микропроцессорной, программ, синтаксического, системы

...шифратора 5 (табл. 2), где закодированы только некорректные обращения (табл. 3). Поскольку на выход мультиплексора 7 сигнал не наступает, выходной регистр 2 О 2 остается в обнуленном состоянии, которое было установлено при сбросе микропроцессорной системы через вход сброса 11 устройства. Нулевой код с выхода выходного регистра 2 поступает на вход дешифратора 3, в результате чего на его выходе 0 устанавливается активный потенциал. Этоприводит к засветке соответствующего элемента индикации блока элементов ЗО 1 индикации 4, свидетельствующего о синтаксически правильной работе процессора (например, зеленого цвета). При исполнении процессором микропроцессорной системы программы, врезультате сбоя или отказа его элементов возможны выборка или...

Номер патента: 1264193

Опубликовано: 15.10.1986

Авторы: Баженов, Карнаух, Тимонькин, Ткаченко, Топорков, Харченко

МПК: G06F 13/00

Метки: данными, микропроцессорной, многоканальное, обмена, системы

...30(24) элементы И 52, 53 от- входа-выхода 40 через шину 38, комму.рыты по инверсному входу, татор 26, регистр 5, мажоритарный125блок 33, коммутатор 20 на вход-выход 39, (фиг.6), По сигналу на входе 41.7 в регистр 5 записываются данные, поступающие со входа-выхода 40 через шину 38 и коммутатор 26. При этом коммутатор низкими потенциалами на входах 4 1.2 и 41.3 настраивается на прохождение данных с входа-выхода 27 через блок 5 1 магистральных усилителей на выход 29. Информация с выхода регистра 5 поступает на мажоритарный блок 33, где происходит ее мажоритирование совместно с информацией, поступающей с аналогичных регистров левого и правого каналов. Затем эта информация поступает на блок 8 сравнения и вход 22 коммутатора 20. Коммутатор...

Номер патента: 1283760

Опубликовано: 15.01.1987

Авторы: Баженов, Карнаух, Самарский, Тимонькин, Ткаченко, Топорков, Харченко

МПК: G06F 9/06

Метки: микропроцессорной, системой

...В соответствиис этим на соответствующих выходахпервой группы элементов И 7.1 - 7.Мили второй группы элементов И 8,1Я.М разрешено формирование единичныхсигналов, По этим сигналам осуществляется обращение (считывание илизапись информации) в выбранный дешифратором 5 блок 1. памяти. В процессе функционирования микропроцессора при его обращении к первомублоку 1,1 памяти содержимое счетчика 3 равно нулю, Возбужденным является первьй выход второго дешифратора 5, единичньй сигнал на выходекоторого обусловливает работу первогоэлемента И 7,1 первой группы. Послетого, как на адресном входе 13 устройства устанавливается код адресапоследней ячейки первого блока 1.1памяти на выходе первого дешифратора 4 Формируется единичный сигнал,В результате этого...

Номер патента: 1287161

Опубликовано: 30.01.1987

Авторы: Баженов, Карнаух, Самарский, Тимонькин, Ткаченко, Топорков, Харченко

МПК: G06F 11/26

Метки: микропроцессорной, системы

...проверки значения логического условия, то работа, устройства будет осуществляться следующим образом.В сумматоре 10 произойдет форми рование требуемого значения кода1адреса команды перехода путем алгебраического сложения кода адреса команды условного перехода и константы ц 2". Фактическое значение адре - 40 са команды поступает на вход 35 адреса устройства. В блоке 7 сравнения осуществляется сравнение требуемого и фактического значения кодов адресов команды перехода, Если 45 сравниваемые адреса равны между собой, то работа устройства будет продолжена. В противном случае блокирована.50Устр 6 йство для контроля микропроцессорной системы функционирует следующим образом.В исходном состоянии все элементы памяти находятся в нулевом состоянии...

Номер патента: 1290285

Опубликовано: 15.02.1987

Автор: Никифоров

МПК: G06F 11/22, G06F 3/00

Метки: микропроцессорной, системы, энергопотреблением

...и блок 1 приводятся сигналом Сброс, вырабатываемым средствами системы по входу 6 системного сброса. Счетчик 7 переводится в нулевое состояние и сигнал ТПД на выходе блока 1 отсутствует. Микропроцессор 12 приступает к выполнению программы, хранящейся в ПЗУ 13.По выполнению первого фрагмента основной программы, реализующей основную функцию данной МП-системы (например, сбор данных с датчиков, их обработку и выдачу управляющих сигналов на внешние устройство), на шине 2 выставляется адрес блока 1, что приводит к появлению на выходе дешифратора 11 1, подготав - ливающей к работе элемент И 1 О. На шине 3 формируется код выдержки времени и выдается сигнал Вывод, по которому производится запись кода с шины 3 в счетчик 7 и включение триггера...

Номер патента: 1317441

Опубликовано: 15.06.1987

Авторы: Баженов, Карнаух, Тимонькин, Ткаченко, Топорков, Харченко

МПК: G06F 11/18

Метки: восстановления, микропроцессорной, системы

...каналов. Работа устройства в первом режимепроисходит следующим образом,После подачи питания с выхода 50блока 10 задания режима формирователи 16 и 17 выдают сигналы заданнойдлительности. При этом происходит обнуление регистра 4, а через элементИЛИ 32 запускается формирователь бдлительности импульса сброса. Сигналс выхода формирователя 6 поступаетна выход 41 устройства (на правый илевый каналы) и на вход мажоритарного элемента 15.Элемент 15 осуществляет мажоритирование сигналов установки своего,левого (вход 38.1) и правого (вход38.2) каналов и производит обнулениемикропроцессора своего канала (данный выход устройства условно не показан), а также регистров 2 и 3. Нулевым сигналом с первого выхода регистра 3 устанавливается в...

Номер патента: 1352475

Опубликовано: 15.11.1987

Авторы: Баженов, Болотенко, Карнаух, Тимонькин, Ткаченко, Топорков, Харченко

МПК: G06F 1/00

Метки: микропроцессорной, синхронизацией, системы, трехканальное

...его к установке в нулевоесостояние, в которое триггер 5 устанавливается по тактовому импульсу свыхода 22 блока 8 синхронизации.Одновременно сигнал переполненияс прямого выхода элемента 11 поступает на синхровход триггера 7, который под его действием устанавливается в нулевое состояние (фиг.5), Сигнал с выхода 45 триггера 7 используется в системе для фиксации приема данных.С приходом первого после описанного момента времени импульса с выхода18 блока 8 триггер 7 устанавливается в единичное состояние.Сигнал начала чтения кода команды с входа 31 канала стробируется сигналом с инверсного выхода триггера 6, который устанавливается в нулевое состояние при возбуждении входа 25 канала и выхода 18 блока 8, и поступает на третий вход...

Номер патента: 1361568

Опубликовано: 23.12.1987

Авторы: Бернотас, Браздейкис, Стерлин

МПК: G06F 13/00

Метки: микропроцессорной, связи

...шины 26 выдаетсяинформация о состоянии микропроцессора и формируется адрес (А 15. АО)ячейки памяти, из которой будет считываться информация в данном цикле;Адрес остается постоянным до появления импульса фазы Ф 2 в такте, которой следует за тактом ТЗ данногоцикла.В такте Т 2 по фазе Ф 2 сигнал"Синхр" снимается и на шине 26 выставляется сигнал "Прием" и микропроцессор переключается на прием информации, При отсутствии в шине 29 сигнала Готов"в такте Т 2 по фазе Ф 1микропроцессор переходит в такт ожидания ("Тож") и на входе 25 ("Ожидание") появляется сигналпо фазеФ 1, Чтобы вывести микропроцессор изтакта "Тож", необходимо на вход 29"Готов" подать сигнал, соответствующий готовности адресуемого внешнегоустройства.В такте ТЗ по фазе ф 1 сигнал...

Номер патента: 1374226

Опубликовано: 15.02.1988

Авторы: Андреев, Белов, Водовозов, Сачков

МПК: G06F 11/25

Метки: анализатор, микропроцессорной, многоканальный, сигнатурный, системы

...входы-выходы 0 В 1-0 В 8 на шину 8 данных микропроцессорной системы, а регистры 2.1-2.8 сдвига переводятся в режим записи параллельной информации.В первом такте работы анализатора в режиме вывода информации на шину данных поступает информация со старших восьми разрядов регистра 2.8. Затем эта информация одновременно записывается через входы записи па- раллельной информации в младшие восемь разрядов регистра 2,1. Информация, хранимая в этих разрядах регистра 2.1 до процесса вывода по переднему фронту первого тактового импульса, переписывается в старшие восемь разрядов регистра 2.1, Содержимое младших восьми разрядов регистров 2.1-2.8 переписывается в каждом такте в старшие разряды регистров 2.1- 2.8, а содержимое старших разрядов...

Номер патента: 1374235

Опубликовано: 15.02.1988

Авторы: Баженов, Парубец, Тимонькин, Ткаченко, Топорков, Харченко

МПК: G06F 11/00

Метки: восстановления, микропроцессорной, резервирования, системы

...перехода 1 МР системой;работа в дуплексном режиме с последующим сбросом и рестартом системыпри возникновении сбоя адреса в одномиз работающих в дуплексном режимемикропроцессоров до выполнения очередной команды 1 МР.Устройство работает следующим образом.В исходном состоянии все элементыпамяти устройства находятся в нулевомсостоянии (цепи начальной установкине показаны). Устройство начинаетфункционировать с включением микропроцессорной системы. При этом кодадреса с выхода микропроцессора 2.(д = 1,3) поступает на один из входовблока 16 канала 1 а также на соответствующий вход блока 3 мажоритарных элементов. С выхода блока 3 мажоритированное значение кода адреса поступает на второй вход блока 16,В начале каждого машинного...

Номер патента: 1392562

Опубликовано: 30.04.1988

Авторы: Ушаков, Цвентух

МПК: G06F 11/36

Метки: микропроцессорной, системы

...80 и устдндв.Ивдющий в нулсвое соспояние ри гер 78 Устанавливался ржим чтения эсмснг; 81 цзыяти цолдцси игнялд (единичного хровця) на Бхс)л записичтени 5 ). 11; вход 48 подается сигнал рд рс щения режима чения, вклюцдк)шии элем нт 78 и рддр Иций цроижление синз.ов црирдцц ния счетчика 80 адреса и (с цс)мошьн элс мента 76) Выборку элеыенгя 81 памяти Кол хранимой 10 В НМИТИ цо с 1;,рСу, ОцрЛГИСмоему СЧ(Т 1 икоы 80 длР(сд, микРОкО 1 снлы (. ББ 1 хол 1 .Л С ЫН Т 3 И Д Ы Я Т И Н 0 СТ с и Д С Г Н с 1 И 11 0 Р М 1 - ционнцй Выход блока 1 О.1 РИРЗЦ(ЕНИЕ С ЦС ГЧИКЗ 80 ЦРОИСХОЛИТ С ВЫцолнением соответствук)ний команды вывода системы. При ее выполнении через э.цыенг 78 рохолит сигндл, вызьвдк)щий црирдццние счетчика 80 длрссд.Г)сон 11 рд...

Номер патента: 1416996

Опубликовано: 15.08.1988

Авторы: Мецгер, Раппопорт

МПК: G06F 11/22

Метки: микропроцессорной, многоканальное, системы, энергопитанием

...состояние сигнала на его выходе.Активный сигнал с выхода элемента 7 задержки поступает на управляющий вход ключа 8. Последний замыкает цепь питания блока 9, который в пассивном состоянии был отключен, Модуль 5 оказывается в активном состоянии и выполня т операции, для которых онвведен в состав микропроцессорной системы, Выполнение этих операций происходит одновременно с пребываниемв активном состоянии элемента 7 задержки и заканчивается до окончанияего выдержки времени. Продолжительность выдержки выоирается заведомобольшей, чем время выполнения операций, Это позволяет при регулярноповторящихся обращениях к рассматриваемому модулю 5 вообще не выключатьего питания и не терять машинноговремени на установление переходныхпроцессов В ЬИС,...

Номер патента: 1425688

Опубликовано: 23.09.1988

Авторы: Мецгер, Охота, Раппопорт

МПК: G06F 11/30

Метки: микропроцессорной, потактового, сигналов, системы, управляющих, формирования

...8 задержки и элемент И 6 переключателя 2 частоты синхрогенератора, На выходах элемента 8 задержки и элемента И б устанавливаются напряжения логического нуля (фиг.2 в,г).Прч отпускании кнопки формирователя 1 импульсов на его выходе снова установится сигнал логической единицы (Фиг,2 а), поступающий на входы элемента 8 задержки и элемента И б, На выходе элемента 8 задержки еще некоторое время сохраняется сигнал логического нуля (Фиг,2 б), а на выходе элемента И б происходит перепад сигнала из логического нуля в логическую единицу (Фиг,2 г).Триггер 7 перебрасывается и на его выходе устанавливается .сигнал логической единицы (Фиг.2 д), который, в свою очередь, переключает синхрогенератор микропроцессора, устанавливая частоту генерации...

Номер патента: 1453408

Опубликовано: 23.01.1989

Автор: Гурчик

МПК: G06F 11/30

Метки: микропроцессорной, отладки, системы

...ресурсами монитора, прикотором логическая единица поступа"ет с первого выхода 15 блока 7 на 1 Ввход элемента НЕ 25, или выполняетсяпрограмма пользователя, при которомлогическая единица поступает с выхода16 блока 7 на вход элемент НЕ 26или генерируется коц рестарта формирователем 22, при котором логическая единица поступает с выхода блока13 на вход элемента НЕ 27.Третья группа 28 элементов НЕ запрещает УВВ ЭВМ, если хотя бы на одном из входов элементов НЕ 29 и 30имеется логическая единица. Последнеевозможно, если выполняется челночноеобращение по адресу, маскируемому ресурсами монитора, при котором логическая единица поступает с первоговыхода 15 блока 7 на вход элементаНЕ 30, либо выполняется программа .пользователя, Логическая...

Номер патента: 1460722

Опубликовано: 23.02.1989

Авторы: Альтерман, Комаров, Шубин

МПК: G06F 11/30

Метки: микропроцессорной, системы

...фактического и ожидаемого количества машинных циклов при реализации текущей команды микропроцессора используется одноразрядный выход разрешения записи данных (выход 3) блока 8 памяти. Значение этого разряда равно "1" лишь в ячейках блока 8 памяти, соответствующих последнему машинному циклу для каждой команды.Как видно из табл.1, например, для команды НОР сигнал на выходе разрешения записи данных (выход 3) блока 8 памяти равен логической "1" в первой ячейке группы ячеек, объе1460 722 8щая пропущенному машинному циклу команды. Появление неожидаемого сигнала М 1 на шине управления МПС обнаруживается схемой 10 сравнения, что приводит к появлению единичного сигнала на выходе 5 ошибки устройства.Для обнаружения некорректных ситуаций...

Номер патента: 1474650

Опубликовано: 23.04.1989

Авторы: Альтерман, Гладштейн, Комаров, Шубин

МПК: G06F 11/00

Метки: микропроцессорной, системы

...информация записывается в него50 в преобразованном виде. Узел 17 свертки преобразует полноразрядный код шины данных в усеченный код (в простейшем случае - в код по модулю два), В качестве узла 17 свертки может быть.55 использована например, схема контроля четности и нечеткости К 155 ИП 2, Количество младших разрядов шины адоеса, подключенных к адресным входам блока 12 оперативной памяти, определяется исходя из максимального числа уровней вложения в стек для конкретной микропроцессорной системы. Запись информации в блок 12 оперативной памяти производится лишь при наличии сигналов "Запись" и "Стек" на шине б управляющих сигналов системы. При извлечении информации из стека МПС на шину данных схема 14 сравнения осуществляет контроль...

Номер патента: 1513455

Опубликовано: 07.10.1989

Авторы: Ананский, Колесник, Куценко, Наконечный, Петров

МПК: G06F 11/36

Метки: выполнения, команд, микропроцессорной, правильности, системы

...и сигнала с входа 19 на элементах И 7 или ИЛИ 11 формируется сигнал записи кода текущей команды в регистр 4 (фиг.3), Одновременно обнуляется счетчик 5 тактова Код команды с выхода регистра 4 и код такта команды с выхода счетчика 5 поступают на вход блока 1. На его выходе устанавливаются ожидаемые уровни управляющих сигналов, поступающие по входам 15.По переходу синхросигнала с входа 20 из состояния логического "0" в состояние логической "1" и при отсутствии сигнала на входе 22 триггером 3 фиксируется результат сравнения текущих и ожидаемых управляющих сигналов.5 1513В случае несовпадения текущих сигналов с ожидаемыми или при превьппении количества тактов данной команды схема 2 сравнения формирует чег рез элемент ИЛИ 12 сигнал ошибки.Сиг...

Номер патента: 1536384

Опубликовано: 15.01.1990

Авторы: Альтерман, Гладштейн, Комаров, Шубин

МПК: G06F 11/30

Метки: микропроцессорной, системы

...на адресной шине в этих циклах не должен отличаться более чем на 1, т.е. быть четным в 25 ,одном .цикле и нечетным в другом или наоборот. Нарушение этого распределения (сигнала "Стек" или адресов) приведет к тому, что в стек будет записана (считана) лишь часть необходимой 30 информации либо записана (считана) вся информация, но по неправильным адресам. В результате нормальное функционирование микропроцессорной системы будет нарушено, Последствия этого нарушения могут быть очень значительны, так как в стеке чаще всего хранится управляющая информация (адреса возвратов) и неправильное обращение к стеку вызовет непредсказуемое исполнение программы.Для обнаружения подобных некорректных ситуаций текущее значение сигнала "Стек", поступающего...