Торошанко

Номер патента: 1695382

Опубликовано: 30.11.1991

Авторы: Овраменко, Погорелов, Торошанко

МПК: G11C 11/40

Метки: запоминающее

...В момент времени 12 по положительному фронту прямого сигнала синхронизации (фиг.З, а) на прямом выходе триггера 19 сформируется высокий потенциал (фиг.З, г, интервал времени 12 втакой же длительности сигнал высокого уровня формируется и на выходе элемента ИЛИ 20. Сигнал с прямого выхода триггера 19 в виде сигнала "Под-: тверждение захвата" поступает через выход 14 на соответствующий вход контроллера ПДП и разрешает его работу. При этом инверсный сигнал от сигнала "Подтверждение захвата" (с инверсного выхода триггера 19) поступает на вход выборки дешифратора 7 и открывает его выходы, Выходы регистра 5 в данный интервал времени находятся в высокоимпедансном состоянии, Контроллер ПДП на адресные разряды локальной шины 10 выставляет...

Номер патента: 1654871

Опубликовано: 07.06.1991

Авторы: Погорелов, Торошанко

МПК: G11C 11/00

Метки: вычислительной, запоминающее, микропроцессорной, системы

...отрицательный импульс на выходе которого устанавливает триггер 7 в нулевое состояние, а также через элемент ИЛИ 8 проходит на вычитающий вход 19 счетчика 4, формируя в нем ненулевой код. При этом сигнал логической единицы с инверсного выхода триггера 7 поступает на вход 21 выборки второго блока 2 памяти, разрешая его работу, а сигнал логического нуля с прямого выхода триггера 7 запрещает работу первого блока 1 памяти. В результате в последующих машинных циклах данной команды микропроцессор обращается к блоку 2 памяти, в котором хранятся данные.Если одно из последующих обращений микропроцессора в память являет45 ся записью данных, то код данных по- .дается на информационный вход-выходустройства 23, а на вход 27 управления записью...

Номер патента: 1559419

Опубликовано: 23.04.1990

Авторы: Дворский, Каустов, Король, Короп, Погорелов, Полищук, Тарнопольский, Торошанко

МПК: H04L 13/00

Метки: передачи, приема, телеграмм

...наличия признака55начала сообщения (ПНС) и признакаконца сообщения (ПКС). Если хотя быодин из этих признаков еще не нринят из канала связи, то работа блока 15 в этом цикле заканчивается, Если оба эти признака уже получены из канала связи, блок 15 идентифицирует принятое сообщение: если это телеграмма, то производит анализ флага о наличии ошибки, который выставляется в первый ОЗУ 9 анализатором 1 в процессе приема сообщения, Если ошибка обнаружена, производится зак- рытие связи, а если ошибка не обнаружена, блок 15 подает сигнал на блок 10 регистрации, который увеличивает на Единицу счетчик принятых телеграмм и производит, очередную запись в журнал принятых телеграмм, Если блок 15 идентифицировал принятое сообщение как служебное...

Номер патента: 1541615

Опубликовано: 07.02.1990

Авторы: Каустов, Мовчан, Погорелов, Полищук, Тарнопольский, Торошанко

МПК: G06F 11/28

Метки: микроэвм, отладки

...вектору прерывания. На вход остановапо вектору прерывания 23 подать высокий уровень. При появлении сигналаподтверждения прерывания на входе15 на выходе блока 2 готовности появится низкий уровень, который вызывает останов отлаживаемой микроЭВМ,Одновременно на выходе триггера 9появится высокий уронеь, Если пришедший в последующий момент временипо входу 17 вектора прерывания кодсовпадает с занесенным в регистр 3,то на выходе схемы 4 сравнения появится высокий уровень, который, пройдячерез элемент НЕ 7, приходит низкимуровнем на третий вход третьего элеиента И 10, В этом случае на выходевторого элемента ИЛИ 11 будет низкийуровень и микроЭВГ останется в режимеостанова. Вывести ее из этого режимаможно, подав на вход пуска 24 высокий уровень....

Номер патента: 1460740

Опубликовано: 23.02.1989

Авторы: Каустов, Овраменко, Погорелов, Торошанко

МПК: G11C 11/00

Метки: запоминающее

...1, к которой производится обращение, только один блок 2 памяти, а именно полувыбранный, становится выбранным и обращение производится только к нему. Если процессорзакончит обработку информации в выб-.ранной конфигурации рабочей страницы, он может сформировать новую рабочую страницу с другими блоками 2памяти. В этом режиме работы ЗУ процессору доступен любой блок 2 памяти,причем все блоки 2 памяти в пределаходной строки занимают одну и ту жечасть адресного пространства, т.е,являются как бы близнецами.Адресация ячеек памяти в рабочейстранице возрастает сверху вниз,т,е. рабочая страница памяти имеетвертикальную адресацию. В случае необходимого прямогодоступа к памяти контроллер прямогодоступа подает в процессор сигналзахвата, в ответ на...

Номер патента: 1432531

Опубликовано: 23.10.1988

Авторы: Вдовиченко, Каустов, Нуриманов, Овраменко, Погорелов, Торошанко

МПК: G06F 11/28

Метки: микроэвм, отладки

...запи си и чтении стека, записи и чтении областей памяти, не являющейся стеком, вводе и выводе информации во внешнее устройство производится при появлении соответствующих одноименных сигналов на входах 13-17 и установленных в единичное состояние соответствующих режиму останова разрядов первого 26 и второго 30 режимных регистров, При этом сигнал высокого. уровня поступает на второй вход первого элемента И 8 через элемент ИЛИ 9 с выходов блока 2 и (или) в соответ" ствии с логическими выражениями (1) и (2). Например, режим останова по зоне адресов при записи в память, не являющуюся стеком, организовывается путем установки в единичное состояз1432531 сравнения, обеспечивающую останов по определенной области памяти. Единичный сигнал на...

Номер патента: 1290291

Опубликовано: 15.02.1987

Авторы: Накалюжный, Тарасенко, Торошанко, Швец

МПК: G06F 7/00

Метки: коммутатора, матричного, ячейка

...7между первой и второй информационнымишинами при единичном сигнале на настроечном входе 5. Единичный сигнал на входе 10задания направления разрешает передачу информации с первой 1 информационной шины во вторую 2, а нулевой потенциална входе 10 задания направления разрешает передачу информации с второй 2 информационной шины в первую 1. Во время. настройки каналов связи в матричном коммутаторе на настроечный вход 5 поступаетнулевой потенциал, который действует на протяжении всего времени настройки, и черезэлемент И 4 подается на первый управляющий вход шинного формирователя 7. 40Под воздействием этого сигнала выходышинного формирователя 7 переводятся в высокоимпедансное состояние, при этом запрещается обмен информацией между первой...

Номер патента: 1287159

Опубликовано: 30.01.1987

Авторы: Корнейчук, Накалючный, Тарасенко, Торошанко, Швец

МПК: G06F 9/48

Метки: прерывания, приоритетного

...во время действия СОП,Единичный сигнал с первого выхода распределителя 4 импульсов четате этого, в БПП 2,1 формируетсявыходной сигнал прерывания, которыйпоступает на -й вход БПП 2,1, ВБПП 2,1 в соответствии с заданнымрежимом работы, определяется наиболее приоритетный запрос на прерывание и на выходе 5 прерывания устройства появляется единичный сигнал. Вответ на поступающий запрос на прерывание, по шине сигнала обслуживания прерывания, входящей в составмагистрали 3 управления, поступаютпервый, второй и третий сигналы обслуживания прерывания (СОП). С приходом первого СОП БППП 2,1 выдаетна информационный вход-выход 6 кодкоманды, обеспечивающей обращение кподпрограмме обслуживания прерывания,а на выходы выбора соединения поступает номер...

Номер патента: 1249711

Опубликовано: 07.08.1986

Авторы: Борин, Бугаенко, Зорев, Кильчицкий, Климович, Кутасевич, Пономаренко, Рахлин, Савченко, Торошанко

МПК: H04B 3/46

Метки: канала, связи

...от одного из пороговых блоков 21.или 22 через элементы И 36 или 37 проводится подсчет импульсов35 с выхода делителя 41 частоты в счетчиках 33 или 34Одновременно выставляется сигнал запроса на обслуживание через элемент ИЛИ 40.В случае одновр 0 менн ого появления 4 нескольких сигнапов запроса обслужи- вание их осуществляется в порядке распределения приоритетов: наивысший приоритет присвоен пороговому устройству занижений затем - импульсЭ 45 ных помех. Распределение трех остальных параметров проводится поочередно по сигналам таймера 42.В процессе проведения контроля результаты его выводятся на блок 28 50индикации и через приемный интерфейс26 на регистратор 27.Синхронизация работы передающего25 и приемного 26 интерфейсов осуществляется...

Номер патента: 1247877

Опубликовано: 30.07.1986

Авторы: Рахлин, Савченко, Тарасенко, Торошанко, Швец

МПК: G06F 11/36

Метки: микроэвм, отладки

...ввода 14.Тестовая проверка узлов производится с помощью специализированных программ, написанных в соответствии со спецификой тестируемых узлов мик- роЭВМ и записанных в ПЗУ 27.Циклическое выполнение какой-либо команды микропроцессора производится, когда блок режимов адресации 25 разрешает обращение только к ТЗУ 28, При этом на всех тумблерных регистрах ТЗУ 28 должен быть набран код проверяемой команды.Ввод - вывод информации с внешних устройств производится с помощью блока сопряжения с внешними устройствами Зб через шину сопряжения с внешними устройствами 37. Обращение к внешним устройствам происходит при появлении сигналов на 11 или 12 выходах микроЭВМ и адреса внешнего устройства на шине адреса 8. При этом коммутатор 13 выдает на...

Номер патента: 1084788

Опубликовано: 07.04.1984

Авторы: Аникеев, Корнейчук, Тарасенко, Торошанко

МПК: G06F 7/552

Метки: извлечения, квадратного, корня

...вторым входом элемента 2 И-ИЛИ, третий вход которого соединен с второй тактовой шиной устройства и входом элемента НЕ, четвертый вход элемента 2 И-ИЛИ соединен с выходом вспомогательного регистра, первая тактовая шина соединена с вторым входом третьего элемента И, третья тактовая шина уст-ройства соединена с вторым входом второго элемента ИЛИ, выход регистра коррекции соединен с вторым входом первого элемента ИЛИ, четвертая тактовая шина устройства соединена с вторым входом второго элемента И.На чертеже приведена блок-схема устройства.Устройство содержит вспомогательный,регистр 1 и регистр 2 операнда, регистр 3 коррекции, триггер 4, сумматор 5, буферные регистры 6 - 8, сумматор 9 по модулю два, элемент 2 ИИЛИ 10, два двухвходовых...

Номер патента: 1057954

Опубликовано: 30.11.1983

Авторы: Кильчицкий, Корнейчук, Наливайко, Тарасенко, Торошанко

МПК: G06F 17/15

Метки: коррелометр

...ИЛИ объединен спервым входом первого элемента И, вто"Зрой вход которого объединен с входрм первого элемента задержки и подключен к выходу второго триггера,второй вход седьмого элемента И объединен с третьими входами четвертого35и пятого элементов И и соединен с(6 +1 1-м выходом дешифратора, выходседьмого элемента И подключен к установочному входу третьего триггера,.второй вход шестого элемента И нодключен к выходу второго элемента задержки, выходы шестого и первого элементов И являются соответственно четвертым и пятым выходами блока.На Фиг. 1 изображена структурная5схема коррелометра; на фиг.2 - структурная схема блока управления.В состав коррелометра фиг. 1 входят первый 1 и второй 2 регистрысдвига разрядностью, соответственно,пи...

Номер патента: 1030798

Опубликовано: 23.07.1983

Авторы: Корнейчук, Тарасенко, Торошанко, Фам

МПК: G06F 7/38

Метки: выравнивания, порядков, чисел

...динамический регистр, дватриггера, одноразрядный сумматор, бувеерный регистр, семь элементов И,шесть элементов запрета, одиннадцатьэлементов ИЛИ, причем первый и второйвыходы блока сравнения подключены квходам первого и второго. триггеров20соответственно, нулевые выходы которых соединены соответственно с первыми входами первого и второго элементов ИЛИ, первым и вторым входами первого элемента И, выход которого соединен с ниной конца выравнивания порядков и управляющим входом первого элемента запрета, вход которого соединен с первой тактовой шиной и управляющим входом второго элемента запрета, вход которого соединен с выходом бубер ного регистра, вход которого соединен с выходом переноса одноразрядного сумматора, первый и...

Номер патента: 987620

Опубликовано: 07.01.1983

Авторы: Аникеев, Кильчицкий, Корнейчук, Тарасенко, Торошанко

МПК: G06F 7/52

Метки: множительное, последовательное

...выходам к разрядов динамического регистра 5 множителя, а (1+1)-й выход динамического регистра 5 множителя подключен к прямому вхоДу элемента 7 запрета, Выход элемента ИЛИ 9 связан с входом динамического регистра 5 множителя,к выходов статического вспомогательного регистра 10 связаны соответственно с первыми входами элементов И 2.1; 2.22.1 с. Выходы разрядов с (и+%)-го по (и+2)-й включительно динамического регистра 3 множимого связаны соответственно с вторыми входами элементов И 2,2, 2,3;2.Й.Управляющий вход статического вспомогательного регистра 10 подсоединен к управляющей тактовой шине 12,Устройство работает по циклам. Длительность каждого цикла равна (и+К) тактам, так как при умножении п-разрядного множимого на к очередных....

Номер патента: 970356

Опубликовано: 30.10.1982

Авторы: Корнейчук, Тарасенко, Торошанко, Фам

МПК: G06F 7/52

Метки: деления, чисел

...осуществляется за и+ 1 цикл. При этом в первых п циклах определяются и старших разрядов частного, в и+ 1-м цикле определяется младшая цифра частного, используемая для округления. Цикл работы схемы устройства соответствует разрядности операндов и равен п тактов. В основу алгоритма деления положен метод деления без восстановления остатка.Рассмотрим работу устройства в 1-м цикле деления. В начале каждого 1-го цикла (такт 11) в регистре 4 находится 1-1-й остаток, в 1-2-х младших разрядах регистра 5 находятся 1-2 старших цифр частного, в одноразрядном регистре 9 находится п-+ +2= я цифра частного. На триггер 6 записан знак 1-1-го остатка и сохраняется в течение всего 1-го цикла.Формирование 1-го остатка осушествляется следующим...

Номер патента: 963090

Опубликовано: 30.09.1982

Авторы: Корнейчук, Михайлов, Тарасенко, Торошанко

МПК: G11C 11/00

Метки: запоминающее

...слово, цикл обращения кпредлагаемому ЗУ состоит из К последовательных обращений к одному н тому жеадресу накопителя 1,Рассмотрим работу ЗУ в режимах за- ЗОписи и чтения, В исходном состоянии впервом разряде регистра 5 записана "1",а в остальных разрядах - 0". Сдвиг информации в регистре 5 осуществляется вконце каждого обращения к ЗУ по сигналу,поступающему на вход синхронизации регистра 5 через элемент ИЛИ 9.Цикл записи числа зыслючается в выполнении К последовательных команд записи по одному и тому же адресу и осу Ошествляется следующим образом,Каждая группа разрядов К -разрядного числа через элементы И 3.1 - 3, К с информационных входов 10 записывается в один из регистров 2.1 - 2,к . При этом45 единичный сигнал присутствует на...

Номер патента: 953636

Опубликовано: 23.08.1982

Авторы: Байдич, Корнейчук, Тарасенко, Торошанко

МПК: G06F 7/38

Метки: нормализации, чисел

...системы счисления. Таким образом, условием нормализации вправо будет единичное состояние триггера 22 (выход 27 блока 4), условие нормализации влево будет выработано на выходе элемента И 25 (выход 28 блока 4) при нулевых значениях целой части и старшего разряда (последние К разрядов 1 дробной части обрабатываемого числа. Выработка указанных условий осуществляется следующим образом.Исходное состояние триггера 21 единичное, триггера 20 - нулевое. Информация, поступающая в каждом цикле (в том числе в циклах записи 53636 6 и хранения) на вход регистра 1,подается на б-вход триггера 20,на Р-вход триггера 21 в последних М тактах каждого цикла по сигналу Т (1, п-.1) через элемент 13 запрета подается информация старшего разрядарегистра 2. Триггеры...

Номер патента: 926653

Опубликовано: 07.05.1982

Авторы: Дудков, Дудкова, Корнейчук, Тарасенко, Торошанко

МПК: G06F 7/556

Метки: вычисления, функции

...= 1,2 Ч, ) = 2,3 Ч)В разрядных групп входного регистра соединены со входами К 1-го блока памяти второй группы, выходы которого подключены к с+-2)+2-с+в +1 входам сумматора, а выходы 1-го блока памяти первой группы соединены с (21 - 2)Й + 1 - 21 входами сувееатора (1 .В блоках памяти такого устройства необходимо хранить произведения всех возможных пар с -разрядных чисел, в том числе,и одинаковые произведения типа х 1 х з и. хз х, что требует увеличенного объема постоянного заломиваюшего устройства (ПЗУ). Цель изобретения - повышение информационной емкости устройства длявычисления функции хф. и сокращениеобъема аппаратуры.Поставленная цель достигаетсятем, что в 1 устройстве для вычисленияфункции х выходы )с-ой и 1-ой с с)с = 1,2 Ч; ) = 2...

Номер патента: 920713

Опубликовано: 15.04.1982

Авторы: Корнейчук, Тарасенко, Торошанко, Фам

МПК: G06F 7/52

Метки: умножения, чисел

...хранения находятся пер вые разряды записанных в них чисел,на первой тактовой шине б появляется единичный сигнал Т 1, соответствующий началу цикла. Когда на выходахпервого разряда регистров 1 и 2 находятся последние разряды чисел, навторой тактовой шине 12 появляетсЯединичный сигнал Т (и), соответствующий концу цикла. Умножение мантисс двух чисел осуществляется за(и) циклов. Результат умноженияпредставляется 2 (и)-разрядной мантиссой произведения,В исходчом состоянии в регистрах1 и 2 записаны прямые коды мантиссмножителя и множимого младшими разр: - .дами вперед, в регистре 3 - нулевойкод.Рассмотрим работу устройства в(-м цикле. В начале (-го цикла состояние узлов следующее. В регистре1 записан сдвигнутый на (1-1) - разряд впоаво код...

Номер патента: 920699

Опубликовано: 15.04.1982

Авторы: Бойчев, Дударева, Корнейчук, Тарасенко, Торошанко

МПК: G06F 5/02

Метки: шифратор

...10 Щ (и) -й ступени равно двум. К одному из элементовИЛИ 5, 10 (и) подключены входныецепи первой 1, Ь (и;1) и второй 2,10 (и) групп с номерами 3 и 1.Выход этого элемента 5, Ь (и)является выходом Ьи и-го разряда55шифратора (вых.и 021 Я и соединенсо входом схемы сравнения. 6, Ьср пКо второму элементу ИЛИ 5, РОЯ (и)подключены входные цепи с номерами 2 и О. Выход этого элемента подключец ко второму входу схемы сравненияб, ЙДал,Иифратор работает следующим образом.Единичный сигнал со входа шифратора через элемент ИЛИ 5,с, поступает на одну из входных цепей первойгруппы 1, . в тех ступенях, которыена выходе шифратора вых. 3 должнывырабатывать код согласно номеру возбужденной входной шины шифратора, В тех ступенях, которые должны на выходе...

Номер патента: 911518

Опубликовано: 07.03.1982

Авторы: Корнейчук, Пономаренко, Рахлин, Савченко, Солодкая, Тарасенко, Торошанко

МПК: G06F 7/52

Метки: деления, чисел

...и Т (о+2) при приеме делимого на выходе 26 сумматора 7будут сформированы, два знаковых разряда результата как сумма по модулюдва знаковых разрядов операндов,Знаковые разряды результата при этомчерез элемент И-ИЛИ 15, управляемыйпо выходу 20 блока 9, записываютсяв регистры 4 и 5. Заметим, .что регистры 3-5 объединены через элементы И-ИЛИ 15 и 16 в общую цепь циркуляции. В цикле ПК 2 приема делимогознаковые разряды регистра 1 в тактахТ (и+1) и Т (и+2) обнуляются, науправляющем входе элемента .И-ИЛИ 19по выходу 20 блока 9 в этих тактах(сигнал ПК 2 (и+1) (и+2 появляетсянулевой запрещающий сигнал. Таким образом, перед непосредственным делением после приема операндов в регистрах 1 и 2 будут записаны мантиссы делителя и делимого .с нулевыми...

Номер патента: 907544

Опубликовано: 23.02.1982

Авторы: Корнейчук, Тарасенко, Торошанко, Фам

МПК: G06F 7/52

Метки: деления, чисел

...формируется подачей на вход переноса сумматора 3 через Элемент И-ИЛИ 12 единицы младшего разряда в такте Т 1 . Сдвинутый по отношению к делителю на один. разряд влево (1-1)-й остаток подается на второй вход сумматора, Сдвиг (1-1)-го остатка в регистр 4 обеспечивается коммутацией цепей циркуляции последнего через од норазрядный динамический регистр 1 О на выход суммы 5 сумматора 3, В такте ТИ выдача кода из регистра 4 блокируется элементом И 14. Знак 1-го остатка и значение очередной (и+1)-й цифры частного определяется переносом, вырабатываемым сумматором 3 втакте Т)1+,1(в последнем такте цикла),При единичном переносе в (и+1) -мтакте знак 1-го остатка положительный, при нулевом - отрицательный,Знак 1-го остатка Формируется элементом И 13...

Номер патента: 888110

Опубликовано: 07.12.1981

Авторы: Аникеев, Корнейчук, Тарасенко, Торошанко

МПК: G06F 7/52

Метки: множительное, последовательное

...в данном цикле будет множимого, умноженного на младший изочередных разрядов множителя.На сумматоре 1.2 осуществляетсясложение сформированного на выходесумматора 1.1 числа и сдвинутого наодин разряд влево множимого, умно 40 женного на вторую цифру группы разрядов множителя. Аналогично осуществляется сложение на остальных сумматорах. Соответствующие сдвиги множимого влево обеспечиваются задержкой через регистр 4 подачи кода множимого на входы сумматоров 1.21.К, Управление подачей кода множимого на входы суммато. -ров 1.1, 1.1 с через элементы И 2.12.с (умножение на цифрумножителя) осуществляется триггерами 7.17.К, На выходе сумматора 1.1 стаким образом за и+К тактов формируется очередная сумма частичных произведений, причем в первых К...

Номер патента: 873277

Опубликовано: 15.10.1981

Авторы: Дудков, Дудкова, Корнейчук, Тарасенко, Торошанко

МПК: G11C 17/00

Метки: запоминающее, многоместных, постоянное, симметричных, функций

...чисел. Числа А 7"я могут изменяться в диапазоне Ои связаны между собой следующим соот- ношением А сА( А ,.сА А, ( А(1) Входные аргументы Х; поступаютна соответствующие подрегистры . входного регистра 1. Блоком сравнения 30 2 осуществляется сравнение записанныхна подрегистрах 1. аргументов ХВ зависимости от выполнения усло- вий ХХ Х,(Х(1)35 ХХ СХссХ, Х 1Хе( Х св СХ у 40на соответствующем выходе блока сравнения 2 появляется единичный сигнал.Будем считать, что при равенствевсех аргументов единичный сигнал появляется только:на одном выходе, например на выходе 1. В зависимости твозбуждений шины блока сравнения 2 икоммутатора 3 подают на входы накопителя 4 аргументы Х таким образом,что на первом входе п младших раз рядов адресной...

Номер патента: 860079

Опубликовано: 30.08.1981

Авторы: Бойчев, Корнейчук, Отрышко, Тарасенко, Торошанко

МПК: G06F 17/10

Метки: таблично-алгоритмический, функциональный

...Р .Они поступают на соответствующие блоки 3 памяти, где согласно данномузначению аргумента по ао 6 Р выбираются значения функции по тому же модулю, умноженные на ортогональный базис. С выходов блоков 3 значенияФункции поступают на входы многовхо.-,дового сумматора 4 по модулю, гдепроизводится их сложение. На выходесумматора 4 формируется значение исходной функции 1(х) в позиционнойсистемеПри разрядности входного регистра 16 двоичных разрядов степени полинома п 10 и разрядности коэффициентов аппроксимирующего полинома О 2 Э двоичных разрядов объем таблицыдля реализации предлагаемого устройства порядка 4 К слов. Это меньше,чЕм двоичная таблица в 2" =64 Кслов.При этом используется диапазон 40 простых чисел в качестве модулей....

Номер патента: 860052

Опубликовано: 30.08.1981

Авторы: Корнейчук, Тарасенко, Торошанко, Цветанов

МПК: G06F 5/02

Метки: l-разрядных, слов, шифратор

...группы, у которых двоичные коды номеров отличаются только в р старших разрядах. Заметим, что код номера входной цепи 1-ой ступени содержит (0 и - р-1 разрядов. Выходы элементов ИЛИ 3 ( являются входами ( +1-ой ступени. Нумерация входных цепей 1 +1-ой ступени производится аналогично,как и для второй ступени.Последняя гп-ая ступень ( фиг.З) содержит 11,2 и 7, К-входоных элементов или 3, выходы которых пОдклю- . чены к входам и 2 трвходового дополнительного шифратора 5. Выходы последнего ( вых, и+11) являют ся ар+1, ар+21 ос и-ми выходами шифратора. Заметим, что элементы ИЛИ 3, 1 каждой ступени, выходы которых являются входными цепями последующей ступени, с номерами О, 1-ый и/К" - нходовой элемент каждой ступени практически не...

Номер патента: 860051

Опубликовано: 30.08.1981

Авторы: Жабин, Корнейчук, Пономаренко, Рахлин, Савченко, Тарасенко, Торошанко

МПК: G06F 5/02

Метки: двоично-десятичного, двоично-десятичный, двоичного, двоичный, кода

...входом элемента И-ИЛИ 3, выходэлемента И-ИЛИ 2 через второй одноразрядный сдвиговый регистр 24 соединен со входом элемента И-ИЛИ 4. Выходы Д-триггеров 14 и 17 подключенысоответственно к первому 3 и второму4 элементам И-ИЛИ. С-входы триггеров 5 1 О 15 20 25 30 35 614 и 17 подключены ко второму такто" вому входу 25 преобразователя.Блок коррекции (фиг,2) содержит Д-триггер 26, прямой выход которого соединен через первый элемент 27 запрета и первый элемент ИЛИ 28 со входами шестого 29 и седьмого 30 элементов И-ИЛИ. Инверсный выход триггера 26 через второй элемент 31 запрета и второй элемент ИЛИ 32 соединен со входами первого элемента И 33, шестого 29 и восьмого 34 элементов И-ИЛИ и через второй элемент И 35 со входами элементов И-ИПИ...

Номер патента: 849197

Опубликовано: 23.07.1981

Авторы: Дудков, Корнейчук, Пономаренко, Рахлин, Савченко, Тарасенко, Торошанко

МПК: G06F 5/02

Метки: вдвоично-десятичный, двоично-десятичногов, двоичного, двоичный, кода

...циркуляции и режим коррекции определяютсяблоком 7 управления в зависимости отрежима работы преобразователя,В режиме Р 1 по сигналу ПК 1 изблока 7 управления двоичное дробноечисло последовательно с младших разрядов с информационного входа 14 через элемент И-ИЛИ 15 (элементы И 43и ИЛИ 47 на фиг.3).записывается врегистр 2. Преобразование осуществляется пс сигналу ПР 1 из блока 7управления за и циклов.В первом такте (по сигналу Т 1,шина 21) каждого цикла преобразования в Ь-триггер 5 записывается содержимое первого разряда сдвиговогорегистра 2, в 0-триггер б - содержимое первого разряда сдвигового регистра 1, На время преобразованияцепь циркуляции информации регистра1 замыкается со второго разряда иимеет вид: выход второго разряда -цепь 10...

Номер патента: 845156

Опубликовано: 07.07.1981

Авторы: Корнейчук, Моллов, Тарасенко, Торошанко, Цонев

МПК: G06F 11/28

Метки: двоично-десятичныйсумматор, контролируемый

...описывается равенствомЯ.св, Р; =СР, ( )где Я и В - операнды -й тетрады,С; - сумма;Р -- перенос из младшей-В(й.4 ь.,)-4 а; ьэ)-2(С 1; ь,2)-Ф;ь;,)- Очевидно, .что выполнение неравенства 5.1 контролируется первымпороговым элементом,2, а выполнениенеравенства 5.2 - вторым пороговымэлементом 3. При ложном появлениикода "0" вместо "1" на одном из выходов сумматора 1 левая часть неравенства 5.1 становится равнойили больше 1, что вызывает срабатывание порогового элемента 2.При ложном появлении кода "1"вместо "0" нарушается неравенство5.2, что приводит к срабатыванию порогового элемента 3,Для доказательства утверждения,что обнаруживаются все двойныеошибки, рассмотрим выражение,описывающее состояния выходных шин сумматора 1 8 с, + 4 с, + 2 с. + 1...

Номер патента: 842830

Опубликовано: 30.06.1981

Авторы: Дудков, Корнейчук, Пономаренко, Рахлин, Савченко, Сосновчик, Тарасенко, Торошанко

МПК: G06F 17/15

Метки: коррелометр

...одноготакта равна периоду следования ,.импульсов фазовбго питания динамических регистров (Т Т Тп). В маркерном кольцевом: регистрециркулирует 1 с перибдом сдвигана один; разряд, равным одному циклу,Следовательно, нериод циркуляции1:="3 аь.маркерном регистре составляет6+1 циклов. Состоянке иаркерного.регистра 18 определяет;.расположение.йнФормации в регистрах 1 и 2. В дальнейшем изложении состояния ,регистров 1 и 2 будут описываться для какого-либо определенного положения 1 ф в маркерном регистре 18(например, на его входе). Передприемом -ых значений случайныхвеличин а, и Ь; цепи циркуляцииинформации в регистрах 1 и 2 имеютвид: выход регистра 2 в . элементыИ 7 и ИЛИ 3 - регистр 1 - элементыИ 1 и ИЛИ 4 - регистр 2 (з. = 1,2в,пл -...