Оперативное запоминающее устройство

(56) Авторское свидетельство СССРЬ 1095233, кл.б 11 С 11/00, 1983,Авторское свидетельство СССР(54) ОПЕРАТИВНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР(57) Изобретен ной технике и вычислительны работки инфор блоки памяти ИЛИ первой 4 первой 5 и вт гистр 7, блоки элемент И-НЕ повысить быс счет одноврем информации из ие относится к вычислитель- может быть использовано в х устройствах и системах обмации. Устройство содержит 1, дещифратор 2, элементы и второй 3 групп, элементы И орой 6 групп, буферный ресравнения 8, элемент И 9, 10. Изобретение позволяет тродействие устройства за енного чтения однородной всех блоков памяти. 1 ил.5 10 15 20 25 30 40 45 50 Изобретение относится к вычислительной технике и может быть использовано в вычислительных устройствах и системах обработки информации,Цель изобретения - повышение быстродействия устройства.На чертеже приведена структурная схема оперативного запоминающего устройства.Устройство содержит й блоков памяти 1, дешифратор 2, элементы ИЛИ второй 3 и первой 4 групп, элементы И первой 5 и второй 6 групп, буферный регистр 7, блоки 8 сравнения, элемент И 9. элемент И - НЕ 10. Нэ чертеже обозначены контрольный выход 11, вход 12 группового чтения, вход 13 чтения, вход 14 записи, адресные входы 15, информационные входы 16, выход 17 ин,центификации, информационные выходы 18 и вход 19 групповой записи,Устройство работает следующим образом.При обращении к устройству на адресные входы 15 поступает М-разрядный адрес, старшие К разрядов которого поступают на дешифратор 2. младшие М-К) раз рядов которого поступают на адресные входы й блоков памяти 1. На одном из выходов дешифраторэ 2 вырабатывается сигйал выборки й-го блока памяти, который поступает на первые входы соответствующих элементов И первой 5 и второй 6 групп, разрешая прохождение сигналов записи ЗП) и чтения (ЧТ) на соответствущий блок 1 памяти,При выполнении процедуры записи на входе 19 групповой записи сигнал отсутствует, На информационные входы 16 подаотся записываемые данные, которые записываются в блок 1 памяти, определяемый. дешифратором 2.При выполнении процедуры чтения нэ входе группового чтения 12 сигнал отсутствует, Блок 1 памяти, номер которого определяет дешифратор 2, выставляет на своем информационном выходе считываемые данные, поступающие через соответствующий буферный регистр 7 на информационный выход устройства 18,Сигнал идентификации на выходе 17 указывает период занятости соответствующего блока , памяти.При .-,бнулении й блоков 1 памяти или заполнении их однородной информацией во время тестирования младшие (М - К) разрядов адреса поступают на адресные входы й блоков 1 памяти, На информационные входы 16 подаются записываемые данные, На вход групповой записи 19 подается сигнал, являющийся в данном случае обобщенным сигналом записи, который поступае через элементы ИЛИ группы 4 на вход записи всех блоков 1 памяти,При чтении однородной информации из й блоков 1 памяти во время тестирования младшие (М-К) разрядов адреса поступают на адресные входы й блоков 1 памяти. Нэ вход группового чтения 12 подается сигнал, являющийся в данном случае обобщенным сигналом чтения, Блоки 1 памяти одновременно выставляют на своих информационных выходах данные, которые через буферные регистры 7 поступают на информационный выход 18 устройства. Информация с информационных выходов блоков 1 памяти поступает поразрядно на блоки 8 сравнения, При этом первые разряды й блоков 1 памяти поступают на первую схему 8 сравнения, вторые разряды - на вторую схему сравнения, последние М-е разряды поступают на М-ю схему сравнения. Количество блоков 8 сравнения определяется информационной разрядностью блоков 1 памяти,Если информация на выходе й блоков памяти 1 одинакова, то на выходе элемента И 9 присутствует сигнал единичного уровня, а на выходе элемента И - НЕ 10 - сигнал нулевого уровня, что свидетельствует о том, что в блоках памяти по данному адресу записана однотипная информация, которая выдается на информационный выход 18.Если информация на выходе й блоков памяти 1 различна даже в одном разряде),то на выходе элемента И 9 присутствуетсигнал нулевого уровня, а на выходе элемента И - НЕ 10 - сигнал высокого уровня, что свидетельствует о том, что в блоках памяти 1 по данному адресу записана разнаяинформация,Для анализа номера неисправного блока необходимо провести процедуру чтенияпо данному адресу из каждого блока 1 памяги отдельно.Изобретение позволяет повысить быстродействие устройства за счет одновременного чтения однородной информации извсех блоков памяти,Ф ормула изобретенияОперативное запоминающее устройство,:одержащее блоки памяти, дешифратор, элементы И первой и второй групп,элементы ИЛИ первой группы, выходы которых соединены с входами записи соответствующих блоков памяти, информационные входы которых обьединены и являются информационными входами устройства, адресные входы блоков памяти обьединены иявляются адресными входами первой группы устройства, первые входы элементовЗаказ 2055 Тираж 352 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб 4/5 Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 ИЛИ первой группы соединены с выходами соответствующих элементов И второй группы, первые выходы которых соединены с первыми входами соответствующих элементов И первой группы и с соответствующими выходами дешифратора, входы которого являются адресными входами второи группы устройства, вторые входы элементов И первой группы объединены и являются входом чтения устройства, вторые входы элементов И второй группы объединены и являются входом записи устройства, вторые входы элементов ИЛИ первой группы объединены и являются входом групповой записи устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия устройства, в него введены элементы ИЛИ второй группы, буферные регистры, блоки сравнения, элемент И и элемент И - НЕ, первый вход которого соединен с первыми входами элементов ИЛИ второй группы и является входом группового чтения устройства, выходы элементов И первой 5 группы соединены со вторыми входами соответствующих элементов ИЛИ второй группы, выходы которых соединены с входами чтения соответствующих блоков памяти, информационные выходы которых пораз:рядно соединены с. входами соответствующих блоков сравнения, выходы которых соединены с входами элемента И, выхоД которого соединен с вторым входом элемента И-НЕ, выход которого является контроль ным выходом устройств выходы блоковпамяти соединены с входами соответствующих буферных регистров, выходы которых объединены и являются информационными выходами устройства,