Оперативное запоминающее устройство с коррекцией ошибок

Изобретение относится к вычислительной технике и может найти применение в вычислительных системахдля повышения достоверности информа;ции, хранимой в памяти,Цель изобретения - повышение надежности устройства.На фиг. 1 приведена функциональная схема устройства, на фиг. 2 -функциональная схема блока памяти,(вариант построения); на фиг. 3 -функциональная схема блока контроля(вариант построения), на фиг. 4 - тоже, блока синхронизации; на фиг.5 "алгоритм работы устройства.Устройство содержит (фиг. 1) блок1 памяти, первый регистр 2 с группами разрядов 3 - 5 для хранения соответственно данных, корректирующегокода данных и корректирующего кодаадреса, блок 6 коррекции, блок 7 контроля, первый коммутатор 8, блок 9кодирования, второй регистр 10 данных с группами разрядов 11 - 13 дляхранения соответственно данных, корректирующего кода данных и корректирующего кода адреса, блок 14 синхронизации, второй коммутатор 15,информационные выход 16 и вход 17,адресный вход 18, управляющие выход(фиг. 4) генератор 37 одиночного импульса, дешифратор 38 адреса, элементы И 39-65, элементы НЕ бб и 67,триггеры 68-85, элементы ИЛИ 86-94,триггеры 95-102 ф на фиг. 4 обозначентактовый вход 103.На фиг. 5 обозначено: 104-122 -блоки алгоритма работы устройства.Перечень сигналов, используемыхпри обмене данными между устройствоми процессором (или другим запрашивающим устройством) и их назначение40 на входы регистра 10 и блока 9. Блок 9 при этом формирует корректирую 45 55 51015 внешнее по отношению к данному устройство.Устройство работает следующимобразом,В исходном состоянии (цепи установки в исходное состояние на фиг.14 не пока.заны как несущественные)триггеры регистра 2, блоков 7 и 14находятся в "нулевом" состоянии.Сос"тояние ра.зрядов регистра 10 безразлично,Блок 14 находится в состоянииожидания установки задатчиком сигнала СхЗ на. соответствующем входе(см. Фиг. 5, блок 104 алгоритма).Задатчик перед установкой сигнала СхЗ должен вь 1 ставить на входах устройства адрес, а при записи и дан. ные, а та.кже тип операции.При поступлении сигнала СхЗ блок 14 производит расшифровку старших разрядов адреса, выставленного задатчиком на входы 18 (блок 105).Если адрес, заданный на входе 18, относится к данному устройству, блок 14 производит анализ линий управления для определения типа операций (блок 106), Если задана опеРация записи данных блок 14 выдает в блок 1 памяти код операции "Запись" и подает управляющие сигналы в коммутаторы 8 и 15 (блок 107). Коммутатор8 подключает к входу группы разрядов 1 1 регистра 10 и к соответствующему входу коммутатора 15 группу входов 17, а коммутатор 15 подключает к входу генератора 9 выход коммутатора 8. В результате данные, подлежащие записи, с входа 17 поступают щий код для поступивших данных, По сигналу с. блока 14 на управляющиевходы групп 11 и 12 регистра 10данные и корректирующий код данныхзаписываются в группы 11 и 12. Кроме того, блок 14 подает управляющийсигнал на коммутатор 15 (блок 108),поэтому сигналу коммутатор 15 подключает к входу блока 9 вход 18, т.е.адрес ячейки подается на вход блока .9, который формирует корректирующийкод адреса, Блок 14 подает управляющии сигнал записи корректирующегокода адреса на управляющий вход группы 13 и выдает на управляющий входблока 1 сигнал разрешения выполнения операции (блок 109). В результате в ячейку блока 1, заданную адресомпо входу 18, запишется содержимое регистра 10После записи в ячейку блок 14 устанавливает на одном иэ выходов 19 сигнал СхИ (блок 110) и переходит к ожиданию сброса задатчиком сигнала СхЗ (блок 111), 11 осле,сброса задатчиком СхЗ блок 14 сбрасывает сигнал СхИ (блок 112) и переходит к выполнению блока 104 алгоритма, т.е. 1 О к ожиданию нового обмена.Если при выполнении блока 105 окажется, что адрес на входе 18 не относится к данному устройству, блок 14 переходит к выполнению блока 111 15 и далее работает, как описано выше.Если при выполнении блока 106 алгоритма окажется,что задана операция/чтения, устройство работает следующим образом. гоБлок 14 выдает в блок 1 код операции "Чтение" (блок 113), затем выдает в блок 1 сигнал разрешения выполнения операции (по этому сигналу на вход регистра 2 поступает содержимое ячейки блока 1) и по заднему фронту управляющего сигнала производит запись содержимого ячейки блока 1 в регистр 2 (блок 114). После этого блок 14 подает управляющий 30 сигнал на блок 7 (блок 115), который переключается в состояние контроля правильности выбора ячейки.из блока 1, т.е. производит контроль соответствия корректирующего кода адреса, 35 записанного в. ячейке (в группе разрядов 5 регистра 2) адресу, заданному на входе 18.Блок 14 анализирует сигнал с выхода блока 7 (блок 116). При наличии 40 ошибки (содержимое группы 5 не соот" ветствует адресу.на входе 18) блок" 14 выставляет на одном иэ выходов 19 признак "Ошибка адреса" (блок 120) и переходит к выполнению блоха 17 45 алгоритма.При отсутствии ошибки (выборка данных произведена из заданнойячей"ки блока 1) блок 14 подает управляющий сигнал на блок 7 (блок 117), 50который переключается в состояниеконтроля данных (производит контрольсоответствия данных в группе 3 корректирующему коду в группе 4).Блок 14 анализирует сигнал на 55выходе блока 7 (блок 118).При отсутствии ошибки в считанньм данных блок 14 производит установкусигнала СхИ (блок 119) и переходит к выполнению операции в соответствии с блоком 111 и далее работает, как описано выше.При наличии ошибки блок 14 выставляет на одном иэ выходов 19 признак "Ошибка данных" и подает в блок 7 управляющий сигнал выработки номера разряда, в котором обнаружена ошибка (блок 121). Выработанный номер разряда (в позиционном коде) поступает на соответствующий вход блока 6, с выхода которого скорректированные данные поступают на выход 16 и соответствующий вход коммутатора 8.Блок 14 выдает в блок 1 код операции "Запись" и дает управляющий сигнал на коммутаторы 8 и 15 (блок 122). По этому сигналу коммутатор 8 подключает к входу регистра 10 и коммутатора 15 выход блока 6, а коммутатор 15 подключает к входу генератора 9 выход коммутатора 8.Таким образом, скорректированные данные поступают с выхода блока 6 в группу 11 регистра О и на вход блока 9. После этого блок 14 переходит к выполнению блока 108 алгоритма и работает, как описано выше.формула изобретенияОперативное запоминающее устройство е коррекцией ошибок, содержа- щее первый коммутатор, блок кодирования, блок синхронизации, блок контроля, блок коррекции, первЫй регистр и блок памяти, выход которого подключен к информационному входу первого регистра, первый информационный выход которого соединен с первыми информационными входами блока коррекции и блока контроля, второй информационный вход и информационный выход которого подключены соответст венно к второму информационному выходу первого регистра и второму ин" формационному входу блока коррекции, выход которого соединен с первым информационным входом первого коммутатора и является информационным вы". ходом устройства, информационным . входом которого является второй ин- формационный вход первого коммута" тора, адресные входы блока памяти и блока синхронизации являются адрес-ным входом устройства, управляющие входы блока памяти, блока контроля, первого регистра, первого коммутато" ра и блока кодирования соединены с1290426 а какой (с каког емента поступае м. фиг4) Входы элементо37, 67(4) Установка СхЗ требует,чтобы исполнитель,определяемый адресом,выполнил операцию,указанную линиямиуправления (УО,У 1)Сброс СхЗ означает,что задатчик считаетпередачу законченной Синхрониза атчика ыход тригг00(4) инфор чтоинхронизациясполнителяСхИ) становка рует эадатчи 1) при чтени из устройств на выходы дл исполнитель анны омещ данных вершил свою часть опев обмене 2) и с вх и записи даннь няты исвершилпераций довтель л часть ою аб брос Сх рмируе задатчика, что: 1) при чтении тель завершил редачу, сброс лучен и данныс выходов для исполн вою пехЗ поубраныанных брос при запис3 получен одними иэ управляющих выходов блокасинхронизации, управляющий вход которого подключен к управляющему выходу блока контроля, группа управляющих входов и группа управляющихвыходов блока синхронизации являются соответственно управляющим входоми управляющим выходом устройства,о т л и ч а ю щ е е с я тем, что, сцелью повышения надежности устройства, в него введены второй регистри второй коммутатор, информационныевходы которого подключены к выходупервого коммутатора и адресному входу устройства, выход второго коммутатара соединен с входом блока кодирования, выход которого подключен к одним иэ информационных входов вто, рого регистра, другой информационный5вход которого соединен с выходом первого коммутатора, а выход - с информационным входом блока памяти, третий и четвертый информационные входы блока контроля соединены соответстЮ венно с третьим информационным выходом первого регистра и адресным входом устройства, управляющие входы второго коммутатора и второго регистра соединены с другими управляю 15 щими выходами блока синхронизации,129042 б рл Л 7 сю 74 УВ Линии управления (УО,У 1) Линии контроля (КО, К 1) Определяют тип операции УО="1", У 1 - О" - чтение УОи и"О", У 1 = "1" - запись Сообщают задатчику обошибках при передачеданных КО="1" - ошибка адреса К 1 = "1" - ошибка данных, произведенакорректировка МЯУ л 2 фиа 2даков тор А. Обруча К сн Проектная графическое предприятие Производственно аказ 7910/52 Тира ВНИИПИ Государств по делам изобре 113035, Москва, Ж611 нного комит ений Ъ откр , Раушская Подпиа СССРийб, д. 4/5