Запоминающее устройство с коррекцией ошибок

.Целью изобретения является повыше ние быстродействия запоминающего устройства.На Фиг. 1 представлена схема запоминающего устройства с коррекцией ошибок; на фиг.2 - пример выполнения блока взвешивания кодов.Запоминающее устройство (фиг.1) содержит накопитель 1, блок 2 коррекции блоки 3 взвешивания кода эле 915 менты ИЛИ 4. На фиг.1 обозначены также выходы 5 накопителя 1, выходы б блоков 3 взвешивания кодов, выходы 7 элементов ИЛИ 4, выходы 8 устройства, элементы И 9 с выходами 10.го В основе работы запоминающего устройства лежит использование кодов, в которых каждому информационному или проверочному разряду присваивает ся заданный вес, причем вес задается в виде столбца из нескольких целых чисел (табл . 1 и 2), Веса всех разрядов должны отличаться друг от друга. Считываемое слово не содержит ошибки, если сумма весов единичных проверочных разрядов равна сумме весов единичных информационных разрядов, взятой по модулю числа, не менее чем в два раза превышающего максимальный используемый вес. В кодах, построенных по 35 табл.1 и 2, проверка равенства суммы весов происходит в каждой строке по модулю числа, не менее чем в два раза превышающего максимально используемое в данной строке число.Запоминающее устройство (фиг,1) работает следующим образом.Блоки 3 взвешивания кодов разбиты, в группы, количество которых равно количеству информационных разрядов. Количество блоков 3 взвешивания кодов в каждой группе определяется максимальной суммой весов информационных разрядов. На входы блоков 3 взвешива ния кодов поступают сигналы с выходов накопителя 5, причем на входы блоков группы поступает инверсное значение разряда, правильность которого проверяется в данной группе, и прямое зна чение всех остальных разрядов, В блоках 3 взвешивания проверяется равенство суммы весов проверочных разрядов сумме весов информационных разрядов,взятой по модулю заданного числа, Если суммы весов единичных информационных и проверочных разрядов равны, то на выходе б одного из блоков 3 взвешивания кодов появляется "1", которая свидетельствует об ошибке символа. Для определения ошибки в разряде слова требуется несколько групп блоков 3 взвешивания кодов. Число групп равно числу строк весовых коэффициентов в таблице весов. Ошибка в разряде слова в этом случае определяется, если на входы 7 элемента И 9 поступают единицы со всех групп блоков взвешивания кодов , проверяющих правильность данного разряда.Блок 3 взвешивания кодов может быть выполнен по-разному, например в его основе может лежать применение стандартных компараторов напряжения, к входам которых подсоединяются суммирующие цепи резистивных элементов.На фиг.2 изображен блок взвешивания кодов, вьь 1 олненный на основе двух ЭСЛ-элементов, В случае малого числа входов номиналы резисторов, подклю - ченных к входам 5 блоков взвешивания кодов, могут быть выбраны обратно пропорциональными весам соответствующих разрядов. На базы транзисторов 11 и 11 подаются сигналы проверочных разрядов, а на базы транзисторов 11 и .11 - сигналы информационных разрядов. Номиналы резисторов 12- 12 о выбираются так, чтобы при равенстве весов информационных и проверочных разрядов смещения напряжения на базах 11 вобеспечивали состояние "1" на выходах обоих ЭСЛ-элементов, а смещения напряжения в этом случае были меньшими, чем при различии суммы весов информационных и проверочных разрядов на единицу веса. Поэтому единица на выходе 6 блока 3 взвешивания кодов появляется только в случае равенства суммы весов единичных инФормационных и проверочных разрядов. Модуль числа блока взвешивания кодов (фиг.2) учитывается с помощью резисторов 12,; и 126, номиналы которых выбираются по правилу: для первого узла взвешивания в группе Б 12=В 126= =-.со, для второго - Н 12=212=А/М, для третьего - 212 =212 =А/2 М и т.д где М - число, по модулю которого происходит взвешивание. Быстродействие запоминающего элемента обеспечивается тем, что опреде;разряды Информационные разряды 1 2 3 4 5 6 7 8 9 10 1 1 12 13 14 15 16 123456 010204 1 1 1 1 2 2 2 2 3 3 3 3 4 4 4 4 102040 1 2 3 4 1 2 3 4 1 2 3 4 1 2 3 4 Та блица 2 Проверочныеразряды Информационные разряды 1 1 123456 1 2 3 4 5 6 7 8 9 10 1 1 12 13 14 15 16 001002 1 2 1 2 1 2 1 2 0 0 0 0 1 1 2 2 010020 1 1 2 2 1 1 2 2 1 1 2 2 0 0 0 О 100200 2 2 2 2 0 О О О 1 2 1 2 1 2 1 . 2 ление ошибок в нем происходит параллельно, в одном слое элементов,Формула из обре те ния Запоминающее устройство с коррекцией ошибок, содержащее накопитель и блок коррекции, вхоДы первой группы которого соединены с прямыми выходами накопителя, а выходы являются выходами устройства, о т л и ч а ю -щ е е с я тем, что, с целью повышения быстродействия, в устройствовведены блоки взвешивания кодов и элементы ИЛИ, причем входы блоков взвешизания кодов подключены к соответствующим прямым и инверсным выходамнакопителя, а выходы соединены с вхо-.дами соответствующих элементов ИЛИ,выходы которых подключены к входам 10 второй группы блока коррекции.1290420 й г Составитель О.Исае Техред Л. Олейник Ко ктор А.Обруча едактор К.Волощу Тир аказ 7910 ог и/5 а Производственно-полиграфическое предприятие ектная, 4 жгор од,ВНИИПИ Государстве по делам изобрет3035, Москва, Ж,аж 611 Подписнокомитета СССРи открытийская наб., д. 4