Буферное запоминающее устройство

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИРЕСПУБЛИК 19) (11) 37 800 вательскиильный ин оминающи /Под ред вязь, 981 устроиства. 0 - 174.ЮЩЕЕ УСТГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ОПИСАНИ ВТОРСКОМУ СВИДЕТЕЛЬСТ(57) Изобретение относится к автоматике, измерительной и вычислительной технике и может быть использовано для записи и считывания информации с задержкой относительно сигнала начала работы. Целью изобретения является упрощение устройства. Поставленная цель достигается тем, что устройство содержит второй счетчик адреса и дешифратор, с помощью которых производится выбор микросхем памяти накопителя, причем число входов выбора микросхем накопителя больше числа выходов дешифратора, а первый вход выбора микросхем накопителя подключен к (К+1)-му выходу дешифратора. Значение К определяется требуемой задержкой. 1 ил.1293759 Формула изобретения Составитель А. ДерюгинРедактор С. Лисина Техред И. Верес Корректор Л. ПилипенкоЗаказ 391/55 Тираж 590 ПодписноеВНИИПИ Государственного комитета СССР по делам изобретений и открытий113035, Москва, Ж - 35, Раушская наб., д. 45Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 Изобретение относится к автоматике, измерительной и вычислительной технике и может быть использовано для записи и считывания информации с задержкой относительно сигнала начала работы. 5Цель изобретения - упрощение устройства.На чертеже приведена схема предлагаемого устройства.Устройство содержит накопитель 1, первый 2 и второй 3 счетчики адреса, дешифратор 4 и элементы И-НЕ 5, информационные вход 6 и выход 7 устройства, тактовый вход 8, вход 9 начальной установки, вход 10 записи, адресные входы первой 11 и второй 12 групп накопителя. 5Накопитель 1 может быть реализован на микросхемах памяти, например, К 176 РУ 2 или К 564 РУ 2, при этом адресные входы второй группы являются входами выбора соответствующих микросхем памяти. Второй счет чик 3 адреса и дешифратор 4 могут быть20 реализованы в виде одной микросхемы К 176 ИЕ 8.Буферное запоминающее устройство работает следующим образом.Режим работы устройства (запись или 25 считывание) определяется сигналом на входе 10 записи. Устройство начинает работать после подачи сигнала на вход 9 начальной установки, которым счетчики 2 и 3 адреса устанавливаются в исходное состояние. Тактовыми сигналами на входе 8 изменяется состояние счетчика 2 адреса, однако обращения к накопителю не производятся, поскольку ни один из выходов дешифратора 4, подключенных к входам элементов И-НЕ, не возбужден. Обращения к накопителю начинаются после появления сигнала на (К+ 1)-ом выходе дешифратора 4. Значение К определяется требуемой задержкой начала обращений к накопителю (на чертеже К = 1). При возбуждении выходов дешифратора 4 с (К + 1) -го до (К + гп) -го 40 (гп - число адресных входов второй группы накопителя, т.е. число входов выбора микросхем памяти) производится запись (или считывание) информации последовательно во все (из всех) ячеек памяти накопителя 1. После этого вырабатывается сигнал на (К + гп 4- 1)-ом выходе дешифратора, которым блокируется работа счетчика 3 адреса и обращения к накопителю прекра 1 цаются. Следующий цикл работы устройства начинается аналогично указанному с поступления сигнала на вход 9 начальной установки,Буферное запоминающее устройство, содержашее накопитель, информационные входы и выходы и вход записи которого являются соответственно информационными входами и выходами и входом записи устройства, и первый счетчик адреса, выходы которого соединены с адресными входами первой группы накопителя, а счетный вход и вход начальной установки являются соответственно тактовым входом и входом начальной установки устройства, отличающееся тем, что, с целью упрощения устройства, оно содержит второй счетчик адреса, счетный вход и вход начальной установки которого соединены соответственно с выходом переноса и входом начальной установки первого счетчика адреса, дешифратор и элементы И - НЕ, причем выходы второго счетчика адреса соединены с входами дешифратора, (К + 1)-й выход которого соединен с первым входом 1-го элемента И-НЕ, 1 = 1, гп- - К -(п - гп) (и - число выходов дешифратора; гп - число адресных входов второй группы накопителя, и ъгп + 2) (К + гп + + 1)-й выход дешифратора соединен с входом блокировки второго счетчика адреса, выходы элементов И-НЕ соединены с адресными входами второй группы накопителя, а вторые входы - со счетным входом первого счетчика адреса.