Буферное запоминающее устройство

ГОСУДАРСТ 8 ЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ Н АВТОРСКОМУ СВИДЕТЕЛЬСТ кл, С 9(54) Б МИ АЮЩ СТРОЙСТВО(57) Изобретение относится к вычислительной технике, в частности кустройствам буферизации данных, иможет быть использовано в системахобработки данных и в системах накопления и передачи информации. Цельизобретения.- повышение надежностибуферного запоминающего устройства.Устройство содержит управляющий вход,1, блок 2 управления, счетчик 3 адресов, блок 4 управления, счетчик 5адресов, накопитель 6, блок 7 вводаданных, блок 8 вывода данньм. Устройство работает в двух режимахзадаваемых блоком 2. Первый режим обеспечивает приоритетную запись данныхв накопитель 6 и многократное считывание в разрешенные моменты времени. Второй режим обеспечивает приоритетную запись данных в накопитель 6и однократное считывание массива данных, объем которого определяетсязначениями счетчиков 3 и 5 адресов.Блок 4 управления организует работу,накопителя 6 в режиме записи и считывания и синхронизирует работу блоков 7 и 8 ввода и вывода данных исчетчиков 3 и 5 адресов. Кроме того,блок 4 осуществляет подключение выхо"доз счетчиков 3 и 5 к адресным входам накопителя 6. 3 ил.Изобретение относится к вычислительной технике, в частности к устройствам буферизации данных, и может быть использовано в системах обработки, данных, а также в системах накопления и передачи информации.Цель изобретения - повышение надежности устройства.На Фиг. 1 приведена структурная схема устройства; на фиг. 2 и 3 структурные схемы блоков управления.Буферное запоминающее устройство содержит управляющий вход 1, блок 2 управления, счетчик 3 адресов, блок 4 управления, счетчик 5 адресов, накопитель 6, блок 7 ввода данных, блок 8 вывода данных, входы 9 - 15 блока 2 управления, выходы 16 и 17 блока 2 управления, выход 18, вход 19, адресные выходы 20, вход 21 блока 4 управления.Блок 2 управления (фиг. 2) содержит элемент И 22, элемент ИЛИ 23, триггер 24, элемент И 25, элемент НЕ 26, элементы И 27 и 28, триггер 29, элементы И 30 и 31, элемент НЕ 32, элемент И 33 и блок 34 сравнения.Блок 4 управления (фиг. 3) содержит мультиплексор 35, элементы И 36-39, триггеры 40 и 4 1, генера.тор 42 импульсов, распределитель 43 импульсов.Блок 2 управления предназначен для включения одного из двух режимов работы буферного запоминающего устройства, выбор которого определяется; управляющим потенциалом, поступающим на вход 1. Первый режим работы обеспечивает приоритетную запись информации в накопитель 6 и многократное ее считывание в разрешенные моменты времени. Во втором режиме обеспечивается также приоритетная запись информации в накопитель 6, но с однократным считыванием масси" ва информации, объем которого определяется разйицей содержимого. счетчиков 3 и 5 адресов, Счетчик 3 адресов предназначен для формирования адреса ячеек накопителя 6, в которые осуществляется запись информации, Счетчик 5 адресов предназначен для Формирования адреса ячеек накопителя 6, из которых информация считывается. Блок 4 управления предназначен для выбора режима записи или считывания информации для синхронизации работы блоков ввода и вывода данных, а также обеспечивает соот-,ветствующее подключение выходов счетччков 3 и 5 адресов к адресным входам накопителя 6. Накопитель 6предназначен для временного запоминания и хранения информации.Устройство работает следующим образом.Если на вход 1 буферного запоминающего устройства поступает низкий 10 управляющий потенциал, то реализуется первый режим работы устройства.При этом в блоке 4 управления с помощью генератора 42 импульсов итрехтактного распределителя 43 им пульсов циклчески формируются три,неперекрывающихся во времени управляющих импульса, Первым по време ни управляющим импульсом осуществляется циклический опрос состояний 20 блока 7 ввода данных и блока 8 вывода данных, в результате чего триггеры 40 и 41 устанавливаются в одинаковые состояния. При единичномсостоянии триггера 40 реализуетсяэтап записи информации, а при нулевом его состоянии и единичном состоянии триггера 41 - этап считыва ния информации.1При реализации режима записи открывается соответствующий вход мультиплексора 35, в результате чеговыход счетчика 3 подключается к адресному входу накопителя 6В тоже время открываются элементы И 38и 36, чем обеспечивается прохождение второго и третьего управляющихимпульсов, формируемых распределителем 43 импульсов, соответственнона входы блока 7 и счетчика 3. По 40 второму управляющему импульсу, формируемому элементом И 38, блок 7 ввода данных обеспечивает выдачу в накопитель 6 записываемой информациии сигнала записи. По третьему уп равляющему импульсу, формируемомуэлементом И 36, осуществляется наращивание на единицу счетчика 3 адресов. В случае отсутствия информации, подлежащей вводу в буферное за поминающее устройство, на первомвыходе блока 7 устанавливается низкий потенциал, в результате чеготриггер 40 переключается в нулевоесостояние. Этим разрешается реали зация режима многократного считыва-ния информации. В этом случае черезмультиплексор 35 адресный вход накопителя 6 подключается к выходусчетчика 5 адресов. В то же время45 разрешается прохождение второго итретьего управляющих импульсов соответственно через элементы И 39 и 37,если только блок 8 вывода данных готов принять информацию, о чем свидетельствует наличие высокого потенциагла на выходе блока 8 и, соответственно, на выходе триггера 41. Управляющий импульс с выхода элемента И 39проходит через элемент ИЛИ 33 и поступает на вход блока 8 вывода данныхдля стробирования считываемой из накопителя 6 информации. Импульс с выхода элемента И 37, пройдя через открытый элемент И 27 и элемент ИЛИ 23, 15поступает на вход счетчика 5 адресови автоматически наращивает его содержимое на единицу, Режим считыванияпродолжается до тех пор, пока невозобновится режим записи, либо не 20появится низкий потенциал на выходеблока 8 вывода данных, либо не переключится режим работы буферного запоминающего устройства при режимесчитывания информации. 25Если на вход 1 буферного запоминающего устройства поступает высокий потенциал, то реализуется второйрежим работы, который отличается отпервого однократной выдачей записан- ЗОного в накопитель 6 массива информации. В данном режиме блок 4 управления работает так же, как.и в первом режиме,Блок 2 управления работает следующим образом.При записи информации блок 34сравнения осуществляет текущее сравнение содержимого счетчиков 3 и 5адресов. Если сравнения кодов не 40происходит (что указывает на то,что массив записываемой информациименьше максимального объема накопителя 6), то элемент И 28 не открывается и триггер 24 остается внулевом состоянии, чем запрещается,прохождение третьего управляющегоимпульса через элемент И 22 и элемент ИЛИ 23 на вход счетчика 5.1Если при записи информации навыходе блока 34 сравнения появляется сигнал (что означает переполнение емкости накопителя 6), то с этого момента третьим управляющим импульсом, поступающим с выхода элемента И 36 на вход элемента И 22осуществляется синхронное наращивание содержимого счетчиков 3 и 5. Этообеспечивает равенство их содержимого вплоть до окончания записи информации, как бы ее объем не соотносился с максимальным объемом накопителя 6.На этапе считывания информации, когда триггер 24 находится в нулевом состоянии (т.е. когда факт переполнения на этапе записи не был зафиксирова,н), объем считываемой информации определяется разницей содержимого счетчиков 3 и 5. Как только содержимое счетчика 5 становится . равным содержимому счетчика 3, эле" мент И 31 вырабатывает управляющий потенциал, который, пройдя через элемент НЕ 32, запрещает прохождение второго и третьего управляющих импульсов соответственно через элементы И 33 и 27, чем и обеспечивается .однократное считывание записанного массива информации. При этом триггер 24 устанавливается в нулевое состояние сигналом с выхода элемента И 30. Этим исключается ложное срабатывание триггера 24 при возобновлении этапа записи очередного массива информации, так как в этот момент начальные состояния счетчиков 3 и 5 оказываются одинаковыми.В случае, когда триггер 24 находится в единичном состоянии (что сигнализирует о необходимости однократного считывания максимально возможного объема информации, равного объему накопителя 6), элемент И 31 закрыт сигналом с нулевого выхода . триггера 24. Это обеспечивает прохождение второго и третьего управляющих импульсов через элементы И 33 и 27 в случае первоначального равенства содержимого счетчиков 5 и 3, после чего триггер 24 устанавливается в нулевое состояние и даль" нейшая работа блока 2 управлЕния не отличается от описанной.Формула изобретенияБуферное запоминающее устройство, содержащее накопитель, адресные входы которого подключены к соответствующим выходам первого блока управления, первый выход первого блока управления подключен к входу блока ввода данных, первый и второй выходы которого подключены соответственно к первому входу первого блока управления и к информационному входу накопителя, выход которого подклю"12чен к первому входу блока вывода данных, выход которого подключен к второму входу первого блока управления, третий и четвертый входы которого подключены к выходам соответственно первого и второго счетчиков адресов, вход второго счетчика адресов подключен к второму выходу первого блока управления, о т л ич а ю щ е е с я тем, что, с целью повышения надежности устройства оно содержит элементы И, элементы НЕ, триггеры, элемент ИЛИ, блок сравнения, первый и второй входы которого подключены к входам соответственно первого и второго счетчиков адресов, выход блока сравнения подключен к первым входам первого, второго и третьего элементов И, вторые входы первого и второго элементов И подключены соответственно к третьему и четвертому выходам блока управления, выход первого элемента И подключен к первому входу первого триггера, выход .которого подключен к третьему входу второго элемента И, четвертый вход которого подключен к второму входу третьего элемента И, к первому входу четвертого элемента И,90423 6к входу первого элемента НЕ и является входом устройства, выход второгоэлемента И подключен к первому входувторого триггера, первый и второй 5 выходы которого подключены соответственно к третьему входу третьего элемента И и к второму входу четвертогоэлемента И, третий вход которого подключен к второму входу первого триг гера и второму выходу блока управления, пятый выход которого подключенк первым входам пятого и шестого элементов И, выходы которых подключенысоответственно к второму входу вто рого триггера и первому входу элемента ИЛИ, второй вход и выход которогоподключены соответственно к выходучетвертого элемента И и к входу первого счетчика адресов, выход первого 20 элемента НЕ подключен к второму входу пятого элемента И, выход третьегоэлемента И подключен к входу второго,элемента НЕ, выход которого подклю,чен к второму входу шестого элемента 25 И и к первому входу седьмого элемента И, второй вход и выход которого подключены соответственно к шестому выходу блока управления и квторому входу блока вывода данных.ректор Л. Пилипенко д. 4/5 Производственно"полиграфическое предпр г. Ужгород, ул. Проектная,акаэ 7910/52 Тираа 611 ПодписиВНИИПИ Государственйого комитета СССРпо делам изобретений.и открытий113035, Москва, Ж, Раушская наб,