Буферное запоминающее устройство

.СОЦИАЛИСТ ИЧЕСНИХРЕСПУБЛИН 4(51) 8 11 С 9/00 ОПИСАНИЕ ИЗОБРЕТЕНИЯ К ДвтоеСнсмМ СВИДЕтядьСтвч ство СССР 00, 1981. во СССР а ыходом мультидом устроист плексора, тр ий олнител выходом вход до динен с И и пер И и чер ого тригге ым входо з первый первого эл второго эл элемент зад ент ента вторым входом третий вход выходом допо а выход вто жк второго элекоторого сонительного ента не игг ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРЙО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(54)(57) БУФЕРНОЕ ЗАПОИИНА 10 ЩЕЕУСТРОИСТВО, содержащее блоки памяти., входы данных которых объединены и являются информационнымивходами устройства, выходы блоковпамяти соединены между собой иявляются информационными выходамиустройства, первые адресные входы блоков памяти соединены с выходами первой группы блока формирования адреса, вторые адресные входы блоков памяти подключены к выходам второй группы блока формирования адреса и к входам первого ивторого дешифраторов, выходы которых соединены соответственно с первыми и вторыми входами триггеров,третьи входы которых подключены кпервому входу блока формированияадреса, который является первымуправляющим входом устройства, выходы триггеров соединены соответственно с первыми входами ключей,вторые входы которых подключены кшине питания, выходы ключей соединены с шинами питания соответствующих блоков памяти, первые входыуправления которых соединены с вторым входом блока формирования адреса и являются вторым входом уст 801163357 А ройства, вторые входы управленияблоков памяти соединены с третьимвходом блока Формирования адресаи третьим управляющим входом устройства, о т л и ч а ю щ е е с ятем, что, с целью расши бласти применения путемния возможности последо и перекрестно-последовательного обращения, оно содержит мультиплек сор, первый, второй и третий элементы И, первый и второй элементы задержки, формирователь и дополнительный триггер, первый и второй входы которого соединены соответственно с первым управляющим вхорого элемента И подключен к входустробирования второго дешифратора,входы первого элемента И соединенысоответственно с выходами первойгруппы блока Формирования адреса итретьим управляющим входом устройства, входы третьего элемента И подключены соответственно к выходампервой группы блока формированияадреса и второму управляющему входуустройства, выход третьего элементаИ соединен с входом формирователя,выход которого подключен к входустробирования мультиплексора и черезвторой элемент задержки к входустробирования первого дешифратора,мультиплексора соединены с соответствующими выходами триггеров, кромедополнительного. 1163357 одни входы мультиппексора подключены к выходам второй группы блока формирования адреса, а другие входыИзобретение относится к вычисли,тельной технике и может быть использовано в качестве буферного запоминающего устройстваБЗУ) в системах сбора и регистрации информации, 5а также каналов и устройства обменаЦель изобретения - расширениеобласти применения устройства путемобеспечения возможности последовательного и перекрестно-последовательного обращения.На фиг. 1 представлена структурная схема предлагаемого БЗУ; наФиг. 2 - структурная схема блока15формирования адреса для БЗУ с последовательным обращением на фиг.3 то же, для БЗУ с перекрестно-последовательным обращением 1 на фиг. 4,структурная схема блока памяти ОБЗУ содержит блоки 1 памяти,входные шины 2 данных, выходные шины 3 данных, блок. 4 формированияадреса, первый дешифратор 5, второйдешифратор 6, триггеры 7, шину 8 5установки, ключи 9, шину 1 О питания,шину 11 синхронизации записи, шину2 синхронизации чтения, мультиплексор 13, первый элемент И 14, второйэлемент И 15, третий элемент И 16, Зопервый элемент 17 задержки, второйэлемент 18 задержки и дополнительныйтриггер 19, Формирователь 20, Блок4 Формирования адреса для БЗУ с последовательным обращением содержитсчетчик 21 адреса, триггер 22 иэлемент ИЛИ 23,Блок 4 Формирования адреса дляБЗУ с перекрестно-последовательнымобращением содержит счетчик 24 адреса записи, счетчик 25 адреса чтения, счетчик 26 объема, триггер 27,элемент ИЛИ-И 28, элемент ИЛИ 29.Блок 1 памяти содержит схемы 30памяти, элементы И 31, элементы45ИЛИ 32, формирователи 33, элемент И 34, элементы 35 задержки,Устройство работает следующимобразом.Перед началом работы сигналы пошине 8 установки все триггеры 7,кроме первого, устанавливают в нулевое состояние. Первый триггер 7устанавливается в единичное состояние, также какдополнительный триггер 19. В качестве триггеров 7 итриггера 19 могут быть использованы триггеры с установочными входами. Начальная установка 1) триггеров 7 осуществляется ло 0-входам,а триггера 19 - по установочному входу. Сигналом по шине 8 установки осуществляется установкав исходное состояние блока 4 формирования адреса, а именно: устанавливаются в нулевое состояниесчетчик 21 адреса и триггер 22 дляБЗУ с последовательным обращением,устанавливаются в нулевое состояние счетчик 24 адреса записи,счетчик 25 адреса чтения, счетчик26 объема и триггер 27 для БЗУ сперекрестно-последовательным обращением, Высокий уровень сигналана выходе первого триггера 7 разрешает прохождение через первыйключ 9 питающего напряжения к первому блоку 1 памяти, Низкий уровеньсигнала на выходах остальных триггеров 7 блокирует прохождение питающего напряжения на все блоки 1памяти, начиная с второго.Рассмотрим работу устройства вслучае его использования в качестве БЗУ с перекрестно-последовательным обращением,С приходом информационной посылки на шины 2 данных в сопровождении синхросигнала по шине 11синхронизации записи осуществляется запись данных в первую ячейкупервого блока 1 памяти. Запись данных осуществляется по адресу, сформированному на счетчике 24 адресаН-Имакс записи, выходы которого сигналомна шине 11 синхронизации записиподключаются через элементы 28 И-ИЛИк адресным входам блоков 1 памяти.Выбор блока 1 памяти осуществляется. старшими разрядами счетчика 24адреса записи, сигналы с которыхподаются на первые входы элементов И 34 блоков 1 памяти, вторыевходы элементов И подключены черезэлементы ИЛИ 32 к шине 11 синхронизации записи,Каждый элемент И 34 настраивает.ся на определенную комбинацию прямых и инверсных выходов старшихразрядов счетчика адреса. Выходыэлементов И 34 соединены с входамивыбора схем 30 памяти соответствующих блоков 1 памяти, Входы кодаоперации схем 30 памяти через последовательно соединенные формирователь 33 и элемент 35 задержки соединены с шиной 11 синхронизации записи. Задним фронтом сигнала на шине 11 синхронизации записи модифицируется содержимое счетчика 24адреса записи и счетчика 26 объема,т,е. к их содержимому добавляетсяединица. Запись последующих информационных посылок в БЗУ осуществляетсяаналогично.Во время записи М-й информацион ной посылки по переднему фронту сигнала на шине 11 синхронизации записина выходе элемента И 16 появляется сигнал высокого уровня, по которому формирователь 20 вырабатывает короткий импульс для стробирования мультиплексора 13. В этот моментпри низких уровнях сигналов на выходах второй группы блока 4 формирования адреса мультиплексор 13 подключает к второму входу триггера 19 выход второго триггера 7. Так как вданный момент второй триггер 7 находится в нулевом состоянии, то триг"гер 19 не изменяет своего состояния,т,е. остается в единичном состоянии.Выходной сигнал формирователя 20задерживается на элементе 18 задержки и поступает на вход стробирования дешифратора 5, после чего сигнална первом. выходе дешифратора 5 устанавливает в единичное состояние второй триггер 7.Высокий уровень сигнала на выходевторого триггера 7 подает через ключ:9 питающее напряжение на второй блок,памяти, Время задержки элемента 18задержки превышает. длительность сигналана выходе формирователя 20. Длительность сигнала на шине 11 синхронизации записи выбирается большей суммы длительности сигнала на выходе формирователя 20 и времени задержки на элементе 18. Величина выбирается такой, чтобы выполнялось соотношение 1 О где Г - максимальная частота постумакс15 пленяя сигнала по шине 11синхронизации записи;М - количество ячеек блока 1опамяти;- время, необходимое на вклю 20 чение блока 1 памяти,Аналогично производится включениев работу остальных блоков 1 памяти.При этом моменты включения блоков 1памяти определяются дешифратором 5,сигналы с выходов которого поочередно устанавливают в единичное состояние триггеры 7,После записи в БЗУ хотя бы одной 30 информационной посылки на выходеэлемента ИЛИ 29 появляется высокийуровень сигнала, разрешающий обращение к БЗУ с запросами на чтениеданных, При появлении сигнала на 35 шине 12 синхронизации чтения кадресным входам блоков 1 памятиподключаются через элементы И-ИЛИ 28выходы счетчика 25 адреса чтения.Осуществляется чтение данных по ад- Ю ресу, сформированному на счетчике25 адреса чтения, При этом на входывыбора схем 30 памяти первого блока1 памяти через элементы И 34 иИЛИ 32 подается сигнал с шины 12 45 синхронизации чтения, Этот же сигнал, задержанный на элементе 35задержки и сформированный на формирователе 33, подается на входстробирования элементов И 31, Счиб танная информация поступает на выходные шины 3 данных, Задним фронтом сигнала на шине 12 синхронизации чтения модифицируется содержимое счетчика 25 адреса чтения (добав я ляется единица) и счетчика 26 объема (вычитается единица). Чтениепоследующих информационных посылокоскществляется аналогично.0 ЭО 35 Во время чтения данных из последней ячейки первого блока 1 памяти по переднему фронту сигналана шине 12 синхронизации чтения навыходе элемента И 14 появляетсявысокий уровень сигнала, которыйпоступает на первый вход элементаИ 15 и через элемент 7 задержкина второй вход элемента И 15. Элемент 17 задерживает сигнал на время, необходимое для чтения данныхиз блока 1 памяти, после чего сигнал с выхода элемента И 15 поступает на вход стробирования дешифратора 6, После того, как будетзакончено чтение данных из последующих блоков 1 памяти, они будутотключаться от шины 10 питающегонапряжения.Однако отключение блока 1 памяти от шины О питающего напряженияможет блокироваться, Эта блоки"ровка осуществляется триггером 19в следующих случаях. Если на моментЧзаписи в 3 -й блок 1 памяти М информационных посылок чтение данныхиз (1+1)-го блокапамяти еще незакончено, то при записи И-й посынки данных в 6 -й блок 1 памятивыходйой сигнал мультиплексора 13установит в нулевое состояние дополнительный триггер 19. Зто, всвою очередь, заблокирует прохождение сигнала с выхода элементаИ 14 через элемент И 15 после окончания чтения данных из 1+1)-го бло-ка 1 памяти, и не произойдет отключения этого блока от шины 10 питающего напряжения. Задним фронтом сигнала на выходе элемента И 14 дополнительный триггер 19 поЗ -входуустанавливается в единичное состояние что обеспечивает в дальнейшемпрохождение сигнала на входстробирования дешифратора 6,Введение в устройство дополнительного триггера, мультиплексора, элементов задержки, элементов И и формирователя позволяет избежать потерьинформации в тех случаях, когда намомент заполнения 1 -го блока 1 памяти чтение данных из (1+1)-го блока еще не закончено. В противномслучае после окончания чтения информации из (+1)-го блока 1 памятион отключится от шины 10 питающегонапряжения, а в него должна производиться запись данных,4Блок 4 формирования адреса, наряду с функцией формирования адресов записи и чтения, следит за степенью заполнения БЗУ, Эти функции выполняет реверсивный счетчик 26 объема, триггер 27, который является дополнительным старшим разрядом счетчика 26 объема, и элемент ИЛИ 29. Высокий уровень сигнала на инверсном выходе триггера 27 свидетельствует о возможности обращения к БЗУ с запросами на запись данных. Высокий уровень сигнала на выходе элемента ИЛИ 29 свидетельствует о возможности обращения к БЗУ с запросами на чтение данных.Рассмотрим работу устройства в качестве БЗУ с последовательным обращением, В этом случае блок 4 формирования адреса может быть выполнен по схеме, приведенной на фиг.2. Во время работы БЗУ разрешается или только запись данных в блоки 1 памяти до полного их заполнения, или только считывание данных до полного освобождения .БЗУ. Указателем режима работы БЗУ в этом случае является триггер 22. В исходном состоянии триггер 22 установлен в нулевое состояние и высокий уровень сигнала на его инверсном выходе разрешает запись информации в блоки 1 памяти. Высокий уровень сигнала на выходе первого триггера 7 разрешает прохождение через первый ключ 9 питающего напряжения на первый блок памяти, Низкий уровень сигнала на выходах остальных триггеров 7 блокирует прохождение питающего напряжения на все блоки 1 памяти, начиная с второго. Запись информационных посылок в блоки 1 памяти производится аналогично описанному выше процессу записи.Текущий адрес записи информации формируется на счетчике 21 адреса, который модифицируется сигналом на вине 11 синхронизации записи после записи каждой информа", ционной посылки, После записи в первый блок 1 памяти 8 информационных посылок сигналом напервом выходе дешифратора 5 устанавливается в единичное состояние второй триггер 7, что обеспечивает подключение к шине 10 питающего напряжения второго, блока 1 памяти, Аналогично проиводится включениев работу остальных блоков 1 памяти., При этом моменты включенияблоков 1 памяти определяются дешифратором 5, сигналы с выходов которого поочередно устанавливают-в единичное состояние триггеры 7. Во время записи И -й информационной посыпки и последний блок 1 памяти сигналом на выходе мультщшексора 13 устанавливается в нулевое состояние триггер 19. По сле заполнения всех блоков 1 памяти триггер 22 блока 4 формирования адреса устанавливается в единичное состоявшие, что. свидетельствует об окончании процесса записи в БЗУ и возможности чтения данных иэ него. С приходом запроса на чтение данных по шине 12 синхронизации чтения осуществляется чтение данных из первой ячейки первого блока 1 памяти; По окончании чтения производится модификация счетчика 21 адреса. По окончании чтения данных изпоследней ячейки первого блока 1памяти на выходе синхронизации элемента И 14 появляется высокий уро вень сигнала, поступающий на входсинхронизации триггера 19 и входыэлемента И 15, Однако отключенияпервого блока 1 памяти не происходит, так как триггер 9 установлен 1 О в нулевое состояние и блокируетпрохождение сигнала через элементИ 15, Задним фронтом сигнала навыходе элемента И 14 триггер 19устанавливается в единичное состоя иние. Это обеспечивает в дальнейшем отключение всех блоков 1 памяти, кроме первого, от шины 10 питающего напряжения по окончаниичтения данных из них. По опусто шении БЗУ триггер 22 блока 4 формирования адреса устанавливаетсяв нулевое состояние, что устанавливает для БЗУ режим записи. Вдальнейшем режимы записи и чтенияв ВЗУ чередуются,, .г. Ужгород, ул. Проектная, 4 иал тираж 584ИИПИ Государственногопо делам изобретений, Москва, Ж Иущс комитета СС открытий ая наб., д.