Оперативное запоминающее устройство на микросхемах памяти

(9) (И) ГОСУДАРСТВЕПО ДЕЛАМ ОБ СТ 2 1 О т л и ч езервный исс я тем, чпитания выпо юще е е н в т костного накопи3, Устройств ч щ е е с я по п. 2, о т л и тем, что первый и ойства обьединены а юторо ходы ус ЫЙ КОМИТЕТ СССР ОБРЕТЕНИЙ И ОТНРЫТИЙ. (56) Полупроводниковые запоминающие устройства и их применение. Под ред, А.Ю.Гордонова. М.: Радио и связь, 1981, с, 143.У.Титце и Шенк Полупроводниковая схемотехника. М.; Мир, 1982, с. 395.(54)(57) 1ОПЕРАТИВНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО НА МИКРОСХЕМАХ ПАМЯТИ, содержащее основной источник питания, выход которого через разделительный элемент подклочен к входам питания микросхем памяти и выходу резервно го источника питания, формирователь сигналов неисправности питания и ограничительный элемент, о т л и ч а ющ е е с я тем, что, с целью повышения надежности устройства, в него в введены триггер, группа элементов И и элемент И, выход которого подключен к входам выбора кристалла микросхем памяти, один из входов - к выходу триггера, входы которого соединены с выходами элементов И группы, прямой вход первого и первый инверсный вход второго элементов И группы , подключены к выходу формирователя сигналов неисправности питания и через ограничительный элемент соединены с выходом резервного источника питания, причем инверсный вход первого и второй инверсный вход второго элементов И группы являются первым входом устройства, вторым входом которого является второй вход элемента И, вхо ды питания триггера и элементов И соединены с выходом резервного источника питания.2. Устройство по п, аИзобретение относится к вычислительной технике, конкретнее к технике хранения информации и может быть использовано в вычислительных системах, где требуется обеспечение со хранности инФормации при кратковременных перерывах питания.Цель изобретения - повышение надежности устройства путем обеспече.ния сохранности инфарл 1 ации при кратковременньх отключениях основного источника питания.На фиг.1 и 2 показаны примеры схемной реализации предлагаемого устройства; на фиг, 3 - временные диаграммы его работы,Устройство содержит (фиг, и фиг.2) микросхемы 1 памяти, характеризуемые микромащным режимом хранения информации (например, КМОП ОЗУ ), элемент И 2, триггер 3, основной источник 4 питания и резервный источник 5 питания, выполненный например, в виде емкостного накопителя, разделительный элемент, например диод б, группу элементов И 7 и 8, формирователь 9 сигналов неисправности питания иограничительный элемент, например резистор 10,Устройство работает следующим образом.Если основной источник 4 питания исправен, то диод б открыт и все устройство питается от указанного истач-З 5 ника, Сигнал ПН "Питание неисправно" на выходе Формирователя имеет.низкий уровень ."0" ). До прихода активного синхроимпульса СИА на соот. - . ветствующем входе устройства также существует низкий уровень О" и триггер 3 установлен в состояние "1" при этом с его выхода сигнал Е ("Запретя ) высокого уровня ("1" ) открывает элемент И 2, через который сигнал СЯ (" Выбор кристалла" ) проходит на соответствующие входы микросхем(Фиг.1 и 3 ).При отключении источника 4 напряжение на его выходе ) ьд падает и диод б запирается, в этом случае питание микросхем 1 памяти, необходимое для обеспечения хранения занесенной в эти микросхемы информации, а также питание микромощных элемента И 2 и , Ы триггера 3, необходимых для блокировки обращения, осуществляется от накопителя 5. Б момент достижения напряжением 1), граничного значения Ц, формируется сигнал ПН в виде высокого уровня ("1" ). Значение граничного напряжения должно быть больше минимального догустимого напряжения питания, обеспечивающего хранение информации в микросхемах 1 памяти и нормальное Функционирование элемента И 2 и триггера 3,Если сигнал ПН формируется в момент когда устройство свободно от обращения, то триггер 3 сигналами СИА = 0 и ПН = 1 переводится в со. стояние 10" и на выходе этого триггера формируется сигнал Е = О, который закрывает элемент И 2 и не допускает последующих обращений к микросхемам 1 памяти.Аналогичным образом происходит процесс включения основного источника 4; при достижении напряжением Пб, значения Ц в моменты между обращениями Формируется сигнал ПН=О, который вместе с сигналом СИА=О переводит триггер 3 в состояние "1; сиг= нал К= открывает элемент И 2 и подготавливает устройство к нормальной работе, Питание всего устройства при этом опять осуществляется от основного источника 4.Если отключение источника 4 и формирование сигнала ПН=1 происходит во время обращения, та прерывание цикла обращения недопустимо и необходимо задержать процесс Формирования сигнала Е=О до окончания цикла (СИА=О), так как в противном случае возможна потеря информации. Эта задержка осуществляется триггером 3, который уста навливается в состояние "0 в момент, соответствующий концу синхроимпульса СИА, когда ПН=1 и СИА=О, Б результате на входах микросхем 1 памятидо конца обращения сохраняется нормальный режим работы микросхемы в соответствии с заданной временной диаграммой.Аналогичным образом происходит процесс включения основного источника 4.В устройстве (Фиг.2), где отсутствуют активные синхроимпульсы, все процессы происходят аналогичным образом, только включение и выключение сигнала Е происходит не по фронтам синхроимпульса СИА, а по Фронтам сигнала СБ.Предлагаемое устройство обеспечивает сохранность информации при пере-,г Составитель В.РудаковТехред И.Асталош Редактор Ю.Ков Корректор, В, Бутя 0 Тираж 584ИИПИ Государственного комипо делам изобретений и3035, Москва, Ж, Раушс Заказ 5071 Подписноеета СССР крытии наб д"Патент", г,ужгород, ул.Проектная з 1173448 4рывах питания в широком диапазоне тем- при использовании широкой номенклатуператур, в условиях длительного отсут-ры микросхем памяти с различными ствия регламентного обслуживания, временными диаграммами.