Оперативное запоминающее устройство с автономным контролем

(54)(57 УСТРОЙС по авт. ще е с ния над .введены СУДАРСТВЕННЫЙ КОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ АВТОРСКОМУ СВИДЕТЕЛЬСТВ.ЯО 11 55 А ментов И, группа элементов ИЛИ и регистр,причем первые вход и выходблока контроля соединены соответственно с одними из входов адресногоблока памяти, второй вход блока контроля соединен с одним из выходовадресного блока памяти, второй выход - с первыми входами элементов Игруппы, выходы которых подключенык другим входам адресного блока иамяти, вторые входы элементов И груп.пы соединены с инверсными выходамирегистра, одни иэ входов которогоподключены к другим выходам адресного блока памяти, а другие входырегистра - к выходам элементов ИЛИгруппы, входы которых подключены квыходам дешифраторов.Изобретение относится к вычисли-тельной технике.По основному авт. св, 9 744738известно устройство, содержащее адресный блок памяти, соединенный спервым ассоциативным блоком памяти,второй ассоциативный блок памяти,один из входоц которого соединен спервым входом адресного блока памяти, блок управления, выходы которого подключены к управляющим входам 0ассоциативных блоков памяти, коммутаторы и дешиФратор, причем входя первого коммутатора подключены соответственно к первому выходу дешиФратора и к выходу адресного блока 15памяти, а выход - к другим входамвторого ассоциативного блока памятивыходы которого соединены с входомдешифратора и одним из входов второго коммутатора, другой вход которого подключен к второму выходу дешифратора, а выход - к второму входуадресного блока памяти 1 П .В этом устройстве в паузах междувнешними обращениями производитсяконтроль исправности ячеек адресногоблока памяти. При обнаружении неисправности какой-либо ячейки определяется кратность ошибки. В зависимостиЬт кратности ошибки адрес неисправ-ности ячейки фиксируется либо в первом ассоциативном блоке памяти, либово втором. Таким образом, происходит запись разрядов кодовой комбинации, соответствующих отказавшимразрядам ячейки. При считывании кодовой комбинации оказавшие ячейки подменяются данными одного из ассоциативных накопителей. Однако если возникает отказ разряда ячейки адресного накопителя после записи кодовой 40комбинации, то работоспособность такого устройства нарушается.Недостатком известного устройстваявляется также низкая достоверностьсчитываемых данных,что снижает его 45надежность,Цель изобретения - повышение надежности устройства.Поставленная цель достигается тем, что в оперативное запоминающее устройство с автономным контролем введены блок контроля, группа элементов И .группа элементов ИЛИ и регистр, причем первые вход и выход блока контроля соединены соответственно с одним из входов адресного блока памяти, второй вход блока контроля соединен с одним иэ выходов адресного блока памяти, второй выход - с пер;выми входами элементов И группы, вы ходы которых подключены к другим входам адресного блока памяти, вторые входы элементов И группы соединены с инверсными выходами регистра, одни из входов которого подключены к дру гим выходам адресного блока памяти,а другие входы регистра - к выходамэлементов ИЛИ группы, входыкоторыхподключены к выходам дешифраторов.На чертеже изображена структурнаясхема предложенного устройстваУстройство содержит первый ассоциативный блок 1 памяти, который состоит из функциональной части 2 длязапоминания слова и аргументной части 3 для запоминания адреса отказавшей ячейки адресного блока памяти,Блок 1 имеет выход 4,. устройство также содержит адресный блок 5 памяти,состоящий из адресного блока 6, накопителя 7, регистра 8 слова и усилителей 9 записи-считывания, блок 10управления, первый 11 и второй 12 ком.мутаторы, дешифраторы 13, второй ассоциативный блок 14 памяти.Блок 14 содержит функциональнуючасть 15 для размещения содержимогоотказавших разрядов и аргументнуючасть 17 для запоминания адресов отказавших ячеек адресного блока 5 памяти,Устройство содержит также группуэлементов ИЛИ 18, регистр 19, блок20 контроля и группу элементов И 21.Устройство имеет адресный вход 22информационный вход 23, на которыйподается записываемое слово, и выход24, с которого снимается считываемоеслово.Блок 10 управления выполнен с использованием сумматора по модулю дваи представляет, например, блок контроля 20, подключенный к входу блока5. Входы блока контроля подключены кинформационным входам 23 устройства ивходам блока 5. Вторые входы - выходы блока 20 контроля подключены квходам-выходам блока 5. Входы блока5 подключены к выходам первого ас-социативного блока памяти, входы которого подключены к выходам блока 5и входам первого коммутатора 11, вторые входы блока 1 памяти подключенык одним выходам блока 10 управления.Вторые выходы блока 10 подключены кодним из входов блока 14. Третьивходы блока 1 подключены к входамблока 14 и входу 22, на который подается код адреса.Устройство работает следующим образом.В паузах между внешними обращениями блок 10 управления производит контроль исправности ячеек памяти блока 5. При обнаружении неисправностив какой-либо ячейке блок 10 управления определяет кратность ошибки,Если кратность ошибки меньше или равна ш, где ш определяется из неравенства ш(.1+Хокп) с в (а - количество разрядов слова, записываемого в адресный блок), то блок 10 управбО две единицы, В остальных разрядах регистра 19 код "1". С инверсноговыхода разряда регистра 19, состветствующего отказавшему разряду ячейки, единичный сигнал по разрешающему уровню с блока 20 поступает через соответствующий элемент И 21 группы на вход регистра 8 и инвертирует искаженный разряд. Исправленный код из регистра 8 слова посту; пает на выходе 24 устройства.Если при ассоциативном поиске адрес находился в блоке 1, то содержимое ячейки блока 1, связанной с этим адресом, выдается на регистр 8, данные регистра проверяются по модулю; два,и выдаются на выходе 24.Если при ассоциативном поиске адрес обращения обнаружен в блоке 14, то содержимое признаковой части 16 соответствующей ячейки блока 14 поступает на дешифраторы 13, выходные сигналы которых подаются на вход коммутатора 12 и элементы ИЛИ 18. Разряды слова, соответствующие отказавшим разрядам ячейки блока 5, через коммутатор 12 из функциональной части 15 блока 14 записываются в регистр 8. Номера отказавших разрядов приэнаковой части 16 расшифровываются на дешифраторах 13 и через элементы ИЛИ 18 в регистр 19 поступает код, содержащий "1" в разрядах, которые отказали до записи данных. Слово, записанное в регистре 8, проверяется в блоке 20 и при отсутствии ошибок выдается на выход 24 устройства. При обнаружении ошибкиблок 20 выдает сигнал, по которому слово иэ регистра 8 записывается в обратном коде в ту ячейку, в которой обнаружен отказ. Затем происходит считывание содержимого даннойячейки в обратном коде на регистр 19, Кодовая комбинация, поступившаяс накопителя 7, складывается поразрядно по модулю два со словом, которое содержится в регистре 19 поразрядная сумма по модулю два слова, считанного иэ ячейки в прямом коде, и слова, содержащего "1" в разрядах, соответствующих отказавшим ячейкам) . В одном из разрядов регистра 19, соответствующем отказавшему после записи данных .разряду ячейки, будет код "0". Действительно, на регистре 19 произведено последовательно сложение по модулю два трех кодов: прямого и обратного, считанных из ячейки, и слова, содержащего "1" в трех разрядах, которые отказали до записи данных в память. Единичный сигнал с инверсного выхода соответствующего разряда регистра 19 по разрешающему уровню с блока 20 поступает через соответствующий элемент И 21 на вход регистра 8 и инвертирует искажен,ный разряд. Исправленный код из реления дополнительно определяет номе ра отказавших разрядов ячейки блока 5. При этом адрес неисправной ячейки фиксируется в аргументной части 17, а номера отказавших разрядов в признаковой части 16 ассоциативного блока 14.Если кратность ошибки больше щ, то адрес неисправной ячейки записывается в аргументную часть 3 ассоциативного блока 1. 10При обращении к оперативному запоминающему устройству по адресу, установленному на входе 22, происходит одновременное обращение как к блоку 5, так и к ассоциативным бло кам 1 и 14.Записываемое слово поступает на вход блока 20, где формируется контрольный разряд, который затем заносится в регистр 8. Записываемое слово также с входа 23 поступает в регистр 8 и через усилители 9 записи- считывания записывается в накопитель 7;Если при ассоциативном поиске в блоке 1 обнаружен адрес, по которому производится обращение, то данные с регистра 8 записываются в функциональную часть 2 блока 1,. Если этот адрес обнаружен при ассоциативном по иске в блоке 14, то содержимое признаковой части 16 соответствующей ячейки блока 14 поступает на дешифраторы 13, выходные сигналы которых поступают на один иэ входов коммутатора 11. Одновременно на другой вход поступает записываемое слово. Разряды слова, соответствующие отказавшим разрядам ячейки 6 лока 5, через коммутатор 11 записываются в функциональную часть 15 блока 14, 40При выполнении операции чтения содержимое накопителя 7 в прямом коде поступает на регистр 8 и регистр 19. Одновременно происходит ассоциативный поиск адреса в блоках 1 и 14, -45 Если в блоках 1 и 14 такого адреса нет, то считанная информация поступает на блок 20. При отсутствии ошибок данные из регистра 8 поступают на выход 24, Если блок 20 выдал сигйал ошибки, то содержимое регистра 8 слова в обратном коде через усилители 9 записи-считывания заносится в ту ячейку накопителя 7, в которой произошел отказЗатем происходит считывание в обратном коде содержимого ячейки в регистр 19, где производится поразрядное сложение по модулю два прямого и обратного кодов, считанных иэ ячейки адресного накопителя, Разряд регистра 60 19, соответствукщий отказавшему разряду ячейки, устанавливается. в нулевое состояние, поскольку на него поступает последовательно прямой или обраный код 1 либо два нуля, ли- . 651113855 гистра 8 слова поступает на выход 24 устройства,Таким образом, предложенное устройство в отличие от известного сохраняет работоспособность в том слуСоставитель В.РудаковРедактор Л.Алексеенко Техред М.кузьма Коррек Макаренк Тираж 574венного комитет етений и открыт Ж, Раушская ПСССР исно аб.,лиал ППП"Патент", г. Ужгород, ул. Проектная, 4 каэ 6626/43 ВНИИПИ Госуда по делам из 113035, Москвчае, если после записи данных в ячейку отказывает один разряд. Это приводит к повышению достоверности считывания данных и надежности устройства,