Запоминающее устройство с автономным контролем

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК С С 29/ Я ОБРЕТЕНПЬСТВУ мирователя сиги слова, входы бл нь 1 х ошибок подк трольног рекции пакетчены соответствснн ексора и к инфорк выходам мультиш мационным выходам о т л и ч а ю щ е мяти,и, что,и устройок е 1 адежнос повышени це о обн оках паеский и 2, Устройст ожгли и что лсгич с я тем,держит эле ающе ий блок мент ИЛИ и ый вход кото ент И, пер ся одним и второи эл рого явля ходов блока,к выходу д подклю входыа второи вэлемента ИЛИ торого являютка, выходомд второго элевходами ся другими которого я яе нта И. ГОСУДАРСТВЕННЫИ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ ОПИСАНИЕ АВТОРСКОМУ СВИ(71) Московский ордена Ленина и ардена Октябрьской Революции энергетический институт(56) 1. Авторско свидетельство СССР У 809403, кл, 3 1 С 29/00, 1979.2, 1 ВМ)оцгпа 1 КевеагсЬ адй Оече 1 оршеп, 1970, Ъ,14, р.402- 408 (прототип)(54)(57)ХЗАПОМИНАЮЩЕЕ УСТРОИСТВО С АВТОНОМНЫМ КОНТРОЛЕМ, содержащее блоки памяти, первый и второй формирователи сигналов четности, выходы которых подключены к контрольным вхо дам блоков памяти, информационные входы которых и входы формирователей сигналов четности объединены и являются,входами устройства, блок коррекции пакетных ошибок, выходы которого являются информационными выходами устройства, мультиплексор, умно- житель, группу элементов И, первый элемент И и формиров,1 гели сигналов контрольного слова, входы которых подключены соответственно к информационным и контрольным выходам блоков памяти, причем выходы первого формирователя сигналов контрольного слова соединены с одними из входов элементов И группы, умножителя и мультиплексора, другие входы которого соединены с выходом первого элементаИ, входы которого подключены к выходам умножителя, другие входы кото рого и другие входы элементов И гру пы соединены с выходами второго фор ства путем одновременн ния ошибок в нескольки мят , в него введены логич.блок и элемент ИЛИ-НГ, выход кото рого подключен к одному из входов логического блока, одни из входов соединены с выходами элементов И группы, а другие входы - с выходами мультиплексора, другие входы логического блока подключены к выходам формирователей сигналов конт рольного слова, а выход является к рольным выходом устройства.Изобретение относится к вычислительной технике, в частности к запоминающим устройствам.Известны запоминающие устройствас самоконтролем 13 и 123. 5Одно из известных устройств содержит блоки памяти, формирователиконтрольных разрядов Хемминга, формирователи проверочного слова, дешифратор одноразрядных ошибок, схему об Онаружения двухразрядных и пакетныхошибок 13,Недостатком этого устройства является невозможность устраненияпакетных ошибок. 15Наиболее близким техническим решением к предлагаемому является запоминающее устройство с автономнымконтролем, содержащее многоразрядныеблоки памяти, первый и второй формирователи четности, первый и второйформирователи проверочного слова,первый блок элементов И, сумматорумножитель, второй блок элементов И,мультиплексор и блок коррекции пакетных ошибок, причем входы первогои второго формирователей четностисоединены с информационными входамиустройства, а выходы с контрольнымивходами блоков памяти, входы первого ЗОи второго формирователей проверочного слова соединены с информационными и контрольными выходами блоковпамяти, а выходы - с входами первогоблока элементов И и выходами сумматора-умножителя, входы второго блокаэлементов И соединены с выходами сумматора-умножителя, а выходы - с одними входами мультиплексора, другиевходы которого соединЕны выходами 40первого формирователя проверочногослова, к одним входам блока коррекции пакетных ошибок подключены информационные выходы блоков памяти,а к другим - выходы мультиплексора СЛ,Недостатком известного устройстваявляется невозможность обнаружениядвойных пакетов ошибок, т.е. пакетов ошибок, возникающих одновременно 50в двух блоках памяти или в двух многоразрядных микросхемах памяти, чтоснижает надежность устройства. Цель изобретения - повышение на дежности устройства путем одновременного обнаружения ошибок в нескольких блоках памяти. Поставленная цель достигается тем, что в запоминающее устройство с автономным контролем, содержащее блоки памяти, первый и второй формирователи сигналов четности, выходы которых подключены к контрольным входам блоков памяти, информационные входы которых и входы формирователей сигналов четности объединены и являются входами устройства блок коррекции пакетных ошибок, выходы которого являются информационными выходами устройства, мультиплексор, .умножитель, группу элементов И, первый элемент И и формирователи сигналов контрольного слова, входы которых подключены соответственно к информационным и контрольным выходам блоков памяти, причем вь 1 ходы первого формирователя сигналов контрольного слова соединены с одним из входов элементов И группы, умножителя и мультиплексора, другие входы которого соединены с выходом первого элемента И, входы которого подключены к выходам умножителя, другие входы которого и другие входы элементов И грруппы соединены с выходами второго формирователя сигналов контрольного слова, входы блока коррекции пакетных ошибок подключены соответственно к выходам мультиплексора и к информационным выходам блоков памяти, введены логический блок и элемент ИЛИНЕ, выход которого подключен к одному из входов логического блока, один из входов соединены с выходами элементов И группы, а другие входы - с выходами мультиплексора, другие входы логического блока подключены к выходам формирователей сигналов контрольного слова, а выход является контрольным выходом устройства.Кроме того, логический блок содержит элемент ИЛИ и второй элемент И, первый вход которого является одним из входов блока, а второй вход подключен к выходу элемента ИЛИ, входы которого являются другими входами блока, выходом которого является вьгход второго элемента И.На фиг. 1 представлена функциональная схема устройства; на фиг.2 функциональные схемы логического блока и элемента ИЛИ-НЕ; на фиг. 3 функциональные схемы части умножителя, части мультиплексора и части блока коррекции пакетных ошибок;3 1115 на фиг. 4 - н -матрица используемого корректируюнего кода,Устройство содержит (Фг,1) блоки 1- 1,н памят) с иформаоными входами 2 и выходами 3, первый 4 5 и второй 5 Формирователи сигналов четности, первый б и второй 7 Формирователи сигналов контрольного слова, группу элементов И 8, умножитель 9 первый элемент И 10, мультиплексор 10 11, блок 12 коррекции пакетных ошибок, "элемент ИЛИ-НЕ 13 и логический блок , 14. На фиг. 1 обозначены контрольные входы 15 и выходы 16 блоков 1 - памяти, контрольный 17 и информационные 18 выходы устройства.Логический блок 14 (фиг. 2) содержит элемент ИЛИ 19 и второй элемент И 20.Показанная на Фиг. 3 часть умно ,жителя содержит сумматоры 21-28 по модулю два. Часть мультиплексора, показанная на Фиг. 3, содержит элементы И 29-.32, а часть блока коррекции пакетных ошибок - сумматоры 33- 36 по модулю два, На Фиг. 3 обозначены входы 37-40 блока коррекции пакетных ошибок, подключенные, например, соответственно к семнадцатому - двадцатому разрядам блоков памяти. 30На фиг. 4 обозначены информационные 41-88 и контрольные С- Г, разрядыблоков памяти, расположением "е,".,иниц" в которых показана Н -матрица используемого корректирующего кода. На Фиг, 4 обозначены также разряды К 4 - К контрольных слов. Порядок соединения входов 2 с входами формирователей 4 и 5, а также выходов блоков 1 А - 15с входами Формирова телей 6 и 7 определяются приведенной здесь Н - матрицей. Устройство работает следующим образом. 45При записи коды .чисел по входам 2 (фиг. 1) поступают нл информационные входы блоков 1 - 1 памяти и на входы формирователей 4 и 5. Формирование контрольных разрядов С 1-С 4 50 в формирователе 4 и контрольных разрядов С 5-С 12 в формирователе 5 происходит в соответствии с н-матрицей кода (Фиг. 4) .Н -матрица кода указывает последо вательность получения значений контрольных разрядов (С 1,С 2С 12) в режиме записи, и определяет значения 107 4рлзрялон К - Кконтрольного слова в режиме ситылня.Например, значение контрольнОго разряда С 5 рлво суме сложения по модулю двл значений информации, содержаиихся в разрядах 41-44, 46, 48, 52, 53, 55, 58, 63-67, 69, 72, 74-78, 81 и 87, а значение разряда Кн контрольного слова равно сумме по модулю два значений вышеуказанных информационных разрядов и значения контрольного разряда С 5.При вбзникновении пакетной ошибки вырабатываются сигналы произведения разрядов К К 2 К 5 К и произведения разрядов К - К . Это суммирование и умножение значений контрольных разрядов и разрядов контрольного слова выполняют формирователи 6 и 7 и умножитель 9.Контрольные разряды с выходов Формирователей 4 и 5 поступают на блоки 1 - 15При считьвании информационные и контрольные разряды чисел из блоков 1 - 15 поступают на входы формирователей 6 и 7. На входы блока 12 поступают только информационные разряды чисел. Формирователь 6 формирует разряды К - К, а формирова- тель 7 - разряды К 5 - К контрольного слова. Все эти разряды контролього слова подаются на входы умножителя 9, элементов И 8 и блока 14. Кроме того, разряды К- Кц контрольного слова подаются на вход мультиплексора 11. Результаты, полученные с умножителя 9, подаются на входы элемента И 1 О, вырабатывающего сигналы об отказывающих информационных разрядах (в блоках 1 - 1 з ), Полученные сигналы подаются на входы мультиплексора 11 и элемента ИЛИ-НЕ 13. С выхода мультиплексора 11 сигналы подаются нл входы блока 12 и затем на входы 18 устройства. Сигналы об - отказавших контрольных разрядах блоков 1 - 1 , получаемые на выходах элементов И 8, поступают на входы элемента ИЛИ 13 и с его выхода - на вход блока 14.В зависимости от значений контрольного слова возможны ситуации, представленные в табл. 1.Элемент ИЛИ 13 реализует контроль отсутствия сигналов на выходах элементов И 8 и 10. Отсутствие этих сигналов может быть при случае, ког111 Ь 107 Таблица 1 Состояниеустройства Сигналы на выходе элементаИ 10 и на выходе элементаИ 8 Формирователь 7 Формирователь 6 Кз Ке ККв к, К, К, К,Кч К Кя 0 О 0 Ошибки нет 0 О Любое значеСигнал на выходе элемента И 8об ошибке в блоке 1 Пакетная ошибка в блоке 1памяти ние не равное "0" 0 0 Любое знаСигнал на выходе элемента И 8 об ошибке в бло- ке Пакетная ошибка в блоке 1,памяти чение не равное "О"Пакетная ошибка в блоке 15памяти О Любое значеСигнал на выходе элемента И 8об ошибке в блоке 11 з ние на равное "0" Любое значеНаличие тольЛюбое знаПакетная ошибка в информационных разрядахблоков 1 - 1памяти Любое значение не равное "0" ние не равное "О" ко одного сигнала на выходеэлемента И 10 чение неравное "0" да нет ошибок, поэтому элемент ИЛИ 19 (фиг, 3) проверяет неравенство "О" разрядов К - К контрольного слова, а это неравейство бывает только при наличии ошибок в блоках 1 14 б . Полученные после проверок сигналы с выхода элемента ИЛИ 19 поступают на вход элемента И 20, который и формирует сигнал о наличии двух пакетных ошибок.Количество блоков памяти, в которых могут быть исправлены пакетные ошибки и обнаружены двойные пакеты ошибок, в зависимости от разрядности блоков памяти и числа контрольных разрядов, приведено в табл. 2.При необходимости увеличить число блоков памяти при сохранении их разЗначения разрядов контрольного словарядности необходимо увеличить число контрольных разрядов на величину разрядности блоков памяти, при этом чис.ло блоков памяти, хранящих информа ционные разряды, увеличивается вдвое.4 Таким образом, предлагаемое устройство позволяет обнаруживать пакетные ошибки в двух блоках памяти или двух многоразрядных микросхемах, памяти, повышая тем самым достоверность инфОрмации, хранимой в блоках памяти. Технико-экономическое преимущество предпагаемого устройства заключается в его более высокой надежности по сравнению с поототипом.1115107 Продолжение табл. 1 Значения разрядов контрольного словаСостояниеустройства Сигналы на выходе элемента И 1 О и на выФормирователь 7 Формирователь 6 ходе элементаИ 8 Кл. Ка Кэ К Кз Кло Кн Ка Кз К 68 0.0 О Ошибки нет,Любое значеЛюбое знаЛюбое неравное "0" ние не равное "О" чение неравное "0" Отсутствие сигналов на Любое"0" 0 Любое значение неравное "О" 0 Любое энаЛюбое значе чение неравное "О" ние не равное "О" 0 Любое значе Любое значение неравное "0" ние не равное "0" Таблица 2 Разрядность блоков памяти 12 12 16 28 15 24 16 60 18 32 20 124 64 21 252 120 96 24 128 Количествоконтрольных разрядов выходахэлементов И 8 и10 Сигнал на выходе 17 о наличии дВух пакетов ошибокВ ел ППЛ Потеет , г. Удгород, уд.Нроект М чЗ 95 Ч 7 ч 9 й 53 42 ФУ 96 48 Ю 52 5 1 Ю б гг 8КдХ