Запоминающее устройство с контролем и коррекцией информации

Номер патента: 1109809

Авторы: Гласко, Култыгин, Щепаева

ZIP архив

Текст

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИРЕСПУБЛИК 19) (И) З(5 " 11 С 29/00 Г. ОБРЕТЕНИЯ ЬСТВУ И ТО ССР кой УДАРСТВЕННЫЙ КОМИТЕТ СССРДЕЛАМ ИЗОБРЕТЕНИЙ И ОЧНРЬПИЙ(56) 1.Авторское свидетельство С М 686085, кл. О 11 С 29/00, 1978.2. Актуальные вопросы техннчес кибернетики. И., "Наука", 1972, с. 235-240 (прототип).(54)(57) 1. ЗАПОМИНАО)1 ЕЕ УСТРОЙСТВО С КОНТРОЛЕМ И КОРРЕКЦИЕЙ ИНФОРМАЦИИ, содержащее .регистр числа, регистр ад реса, шифратор записи, шифратор счит вания, накопитель, усилители считывания, регистр контрольной инФормации, первый блок сраннения и дешифра тор ошибок, причем выходы регистра числа соединены с входами шифратора записи, шиФратора считывания и инфор мационными входами накопителя, выходы которого подключены к входам усилителей считывания, выходы которых соединены с одним из информационных входов регистра числа и одними из входов первого блока сравнения, другие входы которого подключены к выходам шифратора считывания, а одни из выходов соединены соответственно с входами дешифратора ошибок и с управляющим входом регистра числа, другие информационные входы которого подключены к выходам шифратора записи, адресные входы накопителя соединены с входами регистра адреса, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности устройства путем обнаружения и коррекции четырех ошибок одновременно, в него введены группы счетчиков, блоки срав" нения с второго по четвертый, регистр дефектных разрядов, блок анализа ошибок, сумматор по модулю два, счетчик ошибок, дополнительный регистр ;адреса, группы элементов И, элементы ИЛИ и первый элемент И, причем входыи выходы счетчиков первой группыподключены соответственно к выходамрегистра числа и к одним из входоввторого блока сравнения, другие входыкоторого соединены с выходами усили"телей считывания, а выходы - с вхо"дами первого элемента ИЛИ и регистраконтрольной информации, выходы которого подключены к первым входам элементов И первой руппы, входы счетчиков второй группы подключены к выходам усилителей считывания, а выходык перным и вторым входам элементов И второй группы, выходы которых соединены с входами сумматора по модулю два и регистра дефектных разрядов, выходь Е.Ф которого подключены к одним из входон третьего блока сравнения и первым входам элементов И третьей группы, вторые входы которых соединены с выходом первого элемента ИЛИ и перным входом первого элемента И, выход ко- );: торого подключен к управляющему входу регистра адреса, выходы которого соединены с одними из входов четвер:того блока сравнения, выходы которо. го подключены к вторым входам элементов И первой группы, третьи входы которых, второй вход первого элемента И и управляющий вход дополнительного регистра адреса подключены к первому выходу счетчика ошибок, вход которого соединен с первым выходом блока анализа ошибок, первый вход которого подключен к выходу третьего блока сравнения, третьим входам элементов И третьей группы.и первому вхс ду второго элемента ИЛИ, второй вход которого соединен с вторым выходом блока анализа ошибок, третий выход которого подключен к .упранляющему входу третьего блока сравнения, другие входы которого соединены с выходами дешифратора ошибок и первыми входами элементов И -четвертой группы, вторые входы которых подключены к1109809 выХоду второго элемента ИЛИ, второйи третий входы блока анализа ошибоксоединены с другими выходами первогоблока сравнения, а входы с четвертого по шестой - .с выходами сумматорапо модулю два, выходы счетчиков первой группы, элементов И первой,третьей и четвертой групп соединеныс контрольными входами регистра числа, выходы дополнительного регистраадреса подключены к другим входамчетвертого блока сравнения, а входысоединены с входами регистра адресаи являются адресными входами устройства, контрольным выходом которогоявляется другой выход счетчика ошибок,2. Устройство по п. 1, о т л ич а ю щ е е с я тем, что блок анализаошибок содержит элементы И с второго по девятый и элементы ИЛИ с треть.его по пятый, выходы которых являются выходами блока, причем выходыэлементов И с второго по четвертый Изобретение относится к вычислительной технике и может быть использовано прИ разработке запоминающих устройств ЦВМ.Известно запоминающее устройство с контролем и коррекцией информации, которое содержит основной и дополнительный накопители, блок выборки адресов, дешифратор, блок контроля, ре-. гистр числа и элементы И по числу 10 разрядов основного накопителя 1.Недостатки этого устройства - его сложность и невозможность исправлять ошибки, возникающие в процессе эксплуатации, 15Наиболее близким к предлагаемому является запоминающее устройство с контролем и коррекцией информации, содержащее накопитель, информационный регистр, регистр контрольных раз О рядов, шифраторы записи и считывания, блок сравнения и дешифратор, причем выход информационного регистра соединен с входами шифраторов записи, считывания и накопителем, выход которо го подключен к первым входам информационного регистра и регистра контрольных разрядов, выход которого соединен с первым входом схемы сравнения, второй вход которой подключен к выходу шифратора считывания, первый выход - с входом дешифратора, выход которого соединен с вторыми входами информационного регистра и регистра контрольных разрядов, выход шифратосоединены с входами третьего элемен"та ИЛИ, выходы пятого и шестого элементов И - с входами четвертогоэлемента ИЛИ, выходы элементов И сседьмого по девятый подключены к первому, второму и третьему взводам пятого элемента ИЛИ, четвертый входкоторого соединен с первым входом .шестого элемента И и является первымвыходом блока, первые входы четвертого, седьмого, восьмого и девятогоэлементов И объединены и являютсявторым входом блока, первые входывторого, третьего и пятого элементовИ и второй вход шестого элемента Иобъединены и являются третьим входомблока, вторые входы второго и восьмоГо элементов И и третий вход шестого элемента И объединены и являютсячетвертым входом блока, пятым входомкоторого являются вторые входы.третьего, четвертого и девятого элементов И, а шестым входом - вторыевходы пятого и седьмого элементов И. ра записи соединен с другим входом накопителя 23.Известное устройство может исправить лишь одну и обнаружить две ошибки,что снижает его надежность.Цель изобретения - повышение надежности устройства путем обнаружения и коррекции четырех ошибок одновременно. Поставленная цель достигается тем, что в запоминающее устройство с контролем и коррекцией информации, содержащее регистр числа, регистр адреса, шифратор записи, шифратор считывания, накопитель, усилители считывания, .регистр контрольной информации, первый блок сравнения и дешифратор ошибок, причемвыходы регистра числа соединены с входами шифратора записи, шифратора считывания и информационными входами накопителя, выходы которого подключены к входам усилителей считывания, выходы которых соединены с однимй из информационных входов регистра числа и одними из входов первого блока сравнения, другие входы которого подключены к выходам шиФратора считывания, а одни из выходов соединены соответственно с входами дешифратора ошибок и с управляющим входом регистра числа, другие информационные входы которого подключены к выходам шифратора записи, адресные входы накопителя соединены с входами адреса, введеныгруппы счетчиков, блоки сравнения с втооого по четвертый, регистр дефектных разрядов, блок анализа ошибок, сумматор по модули лва, счетчик ошибок дополнительный регистрР5 адреса, группы элементов И, элементы ИЛИ и первый элемент И, причем входы и выходы счетчиков первой группы подключены соответственно к выходам регистра числа и к одним из входов второго блока сравнения, другие вхо ды которого соединены с выходами усилителей считывания, а выходы - с входами первого элемента ИЛИ и регистра контрольной информации, выходы которого подключены к первым входам 15 элементов И первой группы, нходы счетчиков второй группы подключены к вы ходам усилителей считывания, а выходы - к перным-и к вторым входам элементов И второй группы, вьходы кото рых соединены с входами сумматора по модулю два и регистра дефектных разрядов, выходы которого подключены к одним из входов третьего блока сравнения и первым входам элементов И третьей группы, вторые входы которых соединены с выходом первого элемента ИЛИ и первым входом перного элемента И, выход которого подключен к управлявшему входу регистра адреса, выходы которого соединены с одними из входов четвертого блока сраннения,ныходы которого подключены к вторым входам элементов И первой группы, третьи входы которых,. второй вход первого элемента И и управляющий вход, дополнительного регистра адреса подключены к первому выходу счетчика ошибок, вход которого соединен с первым выходом блока анализа ошибок, первый вход которого подключен к вы ходу третьего блока сравнения, третьим входам элементов И третьей груп пы и первому входу второго элемента ИЛИ, второй вход которого соединен с вторым выходом блока анализа оши бок, третий выход которого подключен к управляющему входу третьего блока сравнения, другие входы которого соединены с выходами дешифратора ошибок и первыми входами элементов И четвер той группы, вторые входы которых подключены к выход второго элемента ИЛИ, второй и третий входы блока анализа ошибок соединены с другими выходами первого блока сравнения, а входы с четвертого по шестой - с выходами сумматора по модулЮ два, выходы счетчиков первой группЬ, элементов И первой, третьей и четвертой групп соединены с контрольными входами регистра числа, выходы дополни тельного регистра адреса подключены к другим входам четвертого блока сравнения, а входы соединены с входами регистра адреса и являются адресными входами устройства, контрольным 65выходом которого является другой выход счетчика ошибок.Кроме того, блок анализа ошибоксодержит элементы И со второго подевятый и элементы ИЛИ с третьегопо пятый, выходы которых являится выходами блока, причем выходы элементов И с второго по четвертый соединены с входами третьего элемента ИЛИ,выхрды пятого и лчестого элементовИ - с входами четвертого элементаИЛИ, ныходь элементов И с седьмого подевятый подкличены к первому, к второму и третьему входам пятого элемента ИЛИ, четвертый вход которогосоединен с первыл входом шестого элемента И и является первьм входом блока,первые входы четвертого, седьмого,восьмого и девятого элементов И объединены и янляится вторым входом блока, первые входы второго, третьего ипятого элементов И и второй вход шестого элемента И объединены и являютсятретьим входом блока, вторые входывторого и восьмого элементов И и третий вход шестого элемента И объединены и являются четвертым входом блока, пятым входом которого являютсявторые входы третьего, четвертого идевятого элементов И, а шестым входом - вторые входы пятого и седьмогоэлементов И.На фиг. 1 представлена Функциональная схема предлагаемого устройства;на фиг, 2 - Функциональная схема блока анализа ошибок,Запоминабщее устройство содержитфиг,1) регистр 1 числа, накопитель 2,усилители 3 считывания, шифратор 4записи, шифратор 5 считывания, первыйблок 6 сравнения, дешифратор 7 ошибок, первую группу счетчиков 8, второй блок 9 сравнения, первый элемент .ИЛИ 10, регистр 11 контрольной информации, первую группу элементов И 12,вторую группу счетчиков 13, вторуюгруппу элементов И 14, регистр 15 деФектных разрядов, третью группу элементов И 16, блок 17 анализа ошибок,сумматор 18 по модулю два, третийблок 19 сравнения, четвертую группуэлементов И 20, второй элемент ИЛИ 21счетчик 22 ошибок, первый элементИ 23, регистр 24 адреса, четвертыйблок 25 сравнения, дополнительный регистр 26 адреса. Блок анализа ошибок содержит (Фиг. 2) элементы И с второго по девятый 27-34 и элементы ИЛИ 35-37 с третьего по пятый. На фиг. 1 и 2 обозначены информационные 38 и 39, управляющий 40 и контрольне 41-44 входы регистра 1 числа, входы 45-50 с первого по шестой и выходы 51-53 блока 17 анализа ошибок, выходы 54 блока 6 сравнения, выход 55 устройстна. Число счетчиков 13 второй группыравно сислу разрядов накопителя 2,выпЬлненного на регистрах.Устройство работает следующим образом.Перед началом работы в накопитель2 записывается тест служебной информации для определения работоспособности каждого регистра,Тест представляет собой комбинацию "10". При повреждении в регистре накопителя 2 (фиг, 1). или усилите Оля 3 на выходе соответствующего изусилителей 3 считывается комбинация00 или 11, что свидетельствует о неработоспособности регистра в накопителе 2. Если комбинация считана верно, )5то на выходе первого из счетчиков 13будет сигнал "1", а на выходе второго - сигнал "0", этот сигнал, выдается с инверсного выхода второго изсчетчиков 13, и оба эти сигнала подаются на соответствукщий из элементов И 14, Если на выходе элементаИ 14 Формируется "1", то соответствуюший регистр накопителя 2 нерабо-тоспособен и при дальнейшем описании 25считается дефектным.При обращении к устройству регистр 1, счетчики 13, счетчики 8,регистры 11, 15, 24 и 26, счетчик 22устанавливаются в "0" зацепи обнуления условно не показаны ).В режиме записи числовая информация, предназначецная для записи внакопитель 2, поступает с выходоврегистра 1 на вход шифратора 4, гце 35происходит Формирование контрольногокода, который подается на входы 39регистра 1, далее число и контрольные коды с выходов. регистра 1 подаются на входы накопителя 2, где осуществляется запись информации. На адресные входы накопителя 2 подаетсяинформация текущего адреса из реги-стра 24, Счетные импульсы подаютсяна управляющий вход регистра 24 свыхода счетчика 22 через элемент 45И 23. Параллельно с занесением информации в накопитель 2 в счетчиках 8производится подсчет единиц записы-,ваемой информации по каждому разряду.Это необходимо дпядальнейшего опреде ления и коррекции случайных ошибок,которые нельзя исправить, используяконтрольные коды по Хэммингу.После окончания записи массиваинформации контрольная информация свыходов счетчиков 8 поступает на вхо",ды 41 регистра 1 и далее записываетсяв накопитель 2. На этом режим записизаканчивается.В начале режима считывания с выходов накопителй 2 выдается служебная инФормация, которая поступает навходы усилителей 3 и далее на входысчетчиков 13. Счетчики 13 и элементыИ 14 производят анализ служебной ин Формации, и сигналы о наличии дефектных разрядов в том случае, если они имеются, поступают на входы регистра 15 и на сумматор 18, где происхо-, дит подсчет количества имеющихся деФектных разрядов. Информация о количестве дефектных разрядов и номера дефектных разрядов хранятся на реги"- стре 15 и в сумматоре 18 в течение всего периода обращения к массиву информации, записанной в накопитель 2После служебной информации считывается записайная ранее числовая информация. При этом число с выходов усилителей 3 поступает на входы 38 регистра 1, с выхода которого оно поступает на вход шифратора 5, который вновь формирует контрольные разряды по коду Хэмминга и контрольные разряды для обнаружения двойной ошибки, затем эти сигналы сравниваются блоком 6 со считанными контрольными кодами, поступавшими с выходов усилителей 3. При этом возможны различные виды ошибок, Ошибка, вызванная постоянными дефектами и зафиксированная в регистре 15, в дальнейшем именуется постоянной ошибкой. Возможны такие случаи, когда дефекты, зафиксированные в регистре 15 для определенной записанной информации, не вызывают ошибки, такую Ситуацию будем в дальнейшем именовать Фиктивной ошибкой.В случае отсутствия как постоянных, так и случайных ошибок все выходы блока 6 и выходы 48,49 сумматора 18 не возбуждены, число с регистра 1 выдается на выходы устройства 1 на Фиг. 1 условно не показаны 1.При этом контрольные коды Хэмминга, сформированные шифратором 5, равный считанным контрольным кодам. При рассмотрении количества ошибок, возникающих в устройстве, ограничимся двумя случайными ошибками и двумя постоянными, так как возникновение трех и более случайных ошибок будем считать маловероятным событием. В случае возникновения нечетного числа ошибок при считывании числовой информации при сравнении контрольных кодов, записанных в накопителе 2, и контрольных кодов, вновь сформированных в режиме считывания, на выходе 54 блока б формируется сигнал ненулевого признака,-который поступает на вход 40 регистра 1, прекращая считывание числовой инФормации. На входы дешифра. тора 7 с выходов блока подаются сигналы признака ошибки, которые сформированы в блоке 6, а на выходе 46 блока б формируется сигнал возникновения нечетной ошибки в считанной информации, при этом возможны следующие комбинации ошибок: а ) одна постоянная ошибка; б ) одна постоянная и одна фиктивная ошибки; в) одна постоянная и дне случайные ошйбки; г) одна постоянная, две случайные и однаФиктивная ошибки; д ) одна. случайнаяошибка; е ) одна случайная и две Фиктивные ошибки;ж ) одна случайная и однаФиктивная ошибки; э ) одна случайная 5и две постоянные ошибки,Если в процессе считывания служебной информации обнаружены олин илидва дефектных регистра накопителя 2,то информация аб этих дефектных разрядах записывается в регистр 15, аих общее количество подсчитываетсясумматором 18,При условии существования одиночной ошибки и наличии сигнала одногодефектного разряда накопителя 2 навыходе 48 сумматора 18 на вход 47блока 17 поступает сигнал одиночнойошибки с выхода блока 6, на входахдешифратора 7 Формируются сигналыпризнака ошибки, поступающие с выходов блока 6, при этом возбуждаетсявыход дешифратора 7, соответствующийномеру разряда, в котором произошлаошибка. Сигналы, которые поступаютна входы 47,48 блока 17, подаются навходы, элемента И 27, .в результате навыходе 53 формируется и поступает навход блока 19 сигнал разрешения сравнения содержимого регистра 15 идешифратора 7. Если адреса дефектного раз-,ряда и номер ошибки совпали, то выдается сигнал совпадения, которыйпоступает на первые входы элементовИ 16, на вторых входах которых находится номер дефектного разряда. При . 35этом возбуждается выход соответствующего блока иэ элементов И 16 и выдается .сигнал коррекции на соответству"сщий из входов. 43 регистра 1. Такимобразом производится коррекция содер жимого дефектного разряда накопителя 2. Случай б характеризуется условием существования одиночной ошибки и на личием сигнала двух дефектных разрядов. накопителя на втором входе сумматора 18. На вход блока 17 поступает сигнал одиночной ошибки, а .на вход 49 - сигнал, поступающий.с выхода сумматора 18, но на выходе дешифратора 7 находятся сигналы соответствующие сигналам признака ошибки, которые поступают на входы блока 19. Сигналы с входов 47 и 49 блока 17 подаются на,элемент И 28 (фиг. 2), в результате чего с выхода 53 поступает сигнал на вход блока 19, на другие входы которого подаются сигналы, соответствующие номерам дефектных разрядов с выходов дешифратора 7. 60В блоке 19 происходит сравнение номера регистра, содержащего постоянную ошибку, и номера разряда на выходе дешифратора 7, в результате чего сигнал разрешения коррекции выдается 65 на первые входы элементов И 16, с соответствующего выхода которых выдается сигнал, поступающий на вход 43 регистра 1, и выполняется коррекция информации. Вновь сформированные контрольные коды сравниваются с кодами, поступившими из накопителя 2, и на внходе 40 блока б появляется сигнал нулевого признака, .разрешающий дальнейшее считывание из накопителя 2.В случае б рассматривается наличие одной постоянной и двух случайных ошибок. Как и в предыдущих случаях возбуждаются выходы 40,54 и 47 блока б. На входе 47 блока 17 присутствует сигнал одиночной ошибки, а на входе 48 - сигнал наличия одного дефектного разряда в накопителе 2. В этом случае, как и в случае ь, по сигналу на выходе 53 блока 17 блок 19 разрешает сравнение номера дефектного разряда, поступающего с регистра 15, и номера разряда одиночной ошибки на выходе дешифратора 7. Но в этом случае номера разрядов не совпадают и блок 19 выдает сигнал несовпадения,который поступает на вход 45 блока 17,в результате чего с выхода 53 сигналподается на вход счетчика 22, на выходе которого Формируется сигнал,поступающий на вход регистра 26, покоторому происходит запрет формирования текущего адреса в регистре 26,а также подается сигнал на входы элементов И 12 и на вход элемента И 23.Производится дальнейшее считываниеинформации из накопителя 2 и подсчетконтрольной информации. После окончания считывания числового массивасчитывается контрольная информация ипоступает на входы блока 9, на другие входы которого подается с выходов счетчиков 8 информация, подсчитанная в режиме считывания. При сравнении контрольной информации в блоке 9 опрепеляются разряды, в которыхпроизошли случайные ошибки, т,е. осу)ществляется продольный контроль чис-ловой информации. Далее сигнал несовпадения подается на соответствующийвход регистра 11 и на один из входовэлемента ИЛИ 10, на выходе которогоформируется сигнал, разрешающииповторное обращение к накопителю 2. Этотсигнал подается на вход элемента И23, на втором входе которого - сигнал с выхода счетчика 22, а на выходе элемента И 23 Формируется сигнал,поступающий на вход регистра 24. Врезультате текущий адрес с выхода регистра 24 подается на входы блока 25,на другие входы которого подается адрес, соответствующий неопределенному состоянию устройства, т.е. нельзя вэтом случае произвести непосредственную коррекцию информации. При совпа-"дении адресов в блоке 25 возбуждаетря, оГо выход, сигнал поступает на вторив входы элементов И 12, на третьихвходах которых находятся номера разря-дов, в которых в данном числе проивошли случайные ошибки, Возбуждаютсявыходы соответствующих элементов И 512, сигналы подаются на входы 42 ре-гистра 1, т.е. производится коррек.ция случайных ошибок. Но в данномслучае все выходы блока 6 останутсявозбуждены, так как произошла коррекция постоянной ошибки при условииодиночной ошибки. Случаю 2. соответствует условие одиночной ошибки, наличие сигнала двух дефектных регистров накопителя 2, сигналы на выхбдах блока 6 и на входах 47 и 49 блока 17, формирующие сигнал на его выходе 53. На первых входах блока 19 - сигналы одиночной ошибки, а на другие его входы поступают номера дефектных разрядов с выходов дешифратора 7. Формируется сигнал несовпадения в блоке 19, так как номера деФектных регистров не соответствуют сигналам на выходе дешифратора 7, и сигнал с выхода блока 19 подается на вход 45 блока 17, с выхода 53 которого подается сигнал на вход счетчика 22, а на его выходе возникает сигнал, по которому производится запрет Формирования текущего адреса на регистре 26, Процесс обнаружения двух случайных ошибок аналогичен случаю Ь. После коррекции случайных ошибок на выходах блока 6 35 формируются сигналы, соответствунщие одиночной ошибке, а на выходах сумматора 18 - сигнал двух дефектных ошибок, что соответствует случаю Б.В случае д на входе 47 блока 17 40 присутствует сигнал наличия одиночной ошибки а на входе 50 - сигнал отсутствия дефектов в накопителе 2. Эти сигналы подаются на входи элемента И 30, в результате на выходе 52 45 формируется сигнал, поступающий на второй вход элемента ИЛИ 21, с выхода которого подается сигнал разрешения на входы элементов И 20, на другие входы которых подаются сигналы с выходов дешифратора 7. Возбуждается выход одного из элементов И 20, соот,ветствующий номеру разряда, в котором произошла случайная ошибка, и производится ее коррекция в регистре 1.В случае е возбуждаются входы 47 и 49 блока анализа 17 и соответственно его выход 53. Сигнал с выхода 53 блока 17 подается на вход блока 60 19, где формируется сигнал несовпадения, который поступает на вход 45 блока 17, с выхода которого подается на вход счетчика 22.-Далее производится определение и коррекция, случайной ошибки аналогично случаю 6 . Еслипосле коррекции одной случайной ошибки выходы 40,54,46 и 47 блока 6 невозбуждаются, то коррекция произведена правильно и два дефектных разрядав данном случае содержат фйктивныеошибки,В случае т возбуждаются входы 47и 48 и выход 53 блока 17, в блоке 19происходит несовпадение содержимогдрегистра 15 и дешифратора 7, Сигналс выхода блока 19 поступает на вход45 блока 16 и далее на вход элементаИ 31, на входах 47 и 48 которого находятся сигналы одной ошибки и одного дефектного разряда, в результатеФормируется сигнал, поступающий навыход 52 блока 17 и далее на входэлемента ИЛИ 21, с выхода которогопоступает как сигнал разрешения коррекции на входы элементов И 20, надругих входах которых находится сигнал номера разряда, в котором произошла случайная ошибка.Случай З аналогичен случаю е, нопосле коррекции одной случайной ошибки, т.е, после подсчета контрольнойинформации и проведения продольногоконтроля и коррекции, возникает условие существования двух постоянныхошибок, обнаружение и коррекция которых рассмотрены ниже,Рассмотрим случай, когда формируется сигнал четной ошибки, при этомв режиме считывания возбуждаютсявыходы 40 и 54 блока 6, а на его выходе 46 формируется сигнал наличиячетной ошибки в считанной информации.При этом возможны следующие комбинации: и) две постоянные ошибки; к)две случайные ошибки; л) две случайные и одна фиктивная ошибка; м двеслучайные и две фиктивные ошибки;н) две случайные и две постоянныеошибки; о) одна случайная и одна постоянная ошибки; п) одна случайная,одна постоянная и одна фиктивная.Работу устройства при наличии четной ошибки рассмотрим для случаядвух постоянных ошибок (и) и случаядвух случайных ошибок (к), так какработа устройства в остальных случаях аналогична, в основном, рассмотренным случаям.В случае и возбуждены входы 46 и 49 блока 17 и его выход 51, с которого сигнал поступает на вход счетчика 22. По этому сигналу производится запрет формирования текущего адреса в регистре 26, а затем - подсчет контрольнойинформации, но так как случайных ошибок не возникало, то ,с выхода элемента ИЛИ 10 на входы элементов И 16 выдается сигнал, разрешающий коррекцию информации при повторном обращении в тех дефектных разрядах, которые записаны в рсгистре 15. Таким образом корректируются две постоянные ошибки.В случае к отсутствуют сигналы о наличии дефектных разрядов, но возбуждены входы 46 и 50 блока 17, Сигнал на входе 50 блока 17 свидетельствует об отсутствии дефектных разрядов в накопителе 2. Возбуждается выход 51.блока 17, сигнал подается на вход счетчика 22 производится подУ10 счет контрольной информации, определение регистров в накопителе 2, в которых произошли случайные ошибки и их коррекция, ачалогично случаю в .Если в процессе считывания числового массива из накопителя 2 посту пает второй сигнал на вход счетчика 22, то на выходе 55 счетчика 22 возбужден сигнал неисправимой ошибки и производится останов работы устройства,Таким образом, сохраняется работоспособность при возникновении одной, двух, трех и четырех ошибок,так как эти ошибки могут быть автоматически локализованы и исправлены,за счет чего повышается надежностьпредлагаемого устройства, При этомдве ошибки могут быть случайными,возникшими в процессе эксплуатацииустройства, а еще две вызваны заранеедопущенными дефектами накопителя 2.В предлагаемом запоминающем устройстве последовательного действияприменяются как поперечный контрольпо коду Хэмминга, так и продольнЫйконтроль, что позволяет проводитькоррекцию четырех ошибок одновременно,Технико-экономическое греимущество предлагаемого устройства заключается в более высокой належности.1109809 айцева Корректор О.Луговая ставитель Т хред М. Надь Редак о Заказ б 091/ 4/5 лиал ППП "Патент", г.ужгород, ул,Проектн 37 Тираж 575ВНИИПИ Государственного к по делам изобретений и13035, Москва, Ж, Раушс Подпимитета СССткрытийая наб д

Смотреть

Заявка

3575359, 07.04.1983

ПРЕДПРИЯТИЕ ПЯ А-1178

ЩЕПАЕВА НАТАЛЬЯ АЛЕКСАНДРОВНА, ГЛАСКО БОРИС ЕВГЕНЬЕВИЧ, КУЛТЫГИН АНАТОЛИЙ КОНСТАНТИНОВИЧ

МПК / Метки

МПК: G11C 29/00

Метки: запоминающее, информации, контролем, коррекцией

Опубликовано: 23.08.1984

Код ссылки

<a href="https://patents.su/8-1109809-zapominayushhee-ustrojjstvo-s-kontrolem-i-korrekciejj-informacii.html" target="_blank" rel="follow" title="База патентов СССР">Запоминающее устройство с контролем и коррекцией информации</a>

Похожие патенты