Запоминающее устройство с самоконтролем

11% (Н) СОЮЗ СОЕЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН 3151) С 11 С 29/00 ГОСУДАРСТВЕННЫПО ДЕЛАМ ИЗОБРЕТЕН МИТЕТ СССИЙ И ОТНРЦТИ КОМУ ЕТЕЛЬС(56) 1. Авторское свидетельство СССН 963107, кл. С 11 С 29/00, 1980.2. Авторское свидетельство СССРпо заявке В 3295405/18-24,кл. С 11 С 29/00, 1981 (прототип).(54)(57) ЗАПОИИ 11 АЮЩЕЕ УСТРОЙСТВО ССАМОКОНТРОЛЕМ, содержащее накопители,входной регистр, первый регистр адреса, первый дешифратор адреса, формирователь импульсов, триггеры, блоксравнения, первый и второй счетчикиимпульсов, первую группу ключей,элементы ИЛИ и элементы И, причем информационные входы первого накопителя и одни из входов блока сравненияподключены к выходам входного регист.ра, одни из адресных входов первогои второго накопителей соединены содними из выходов первого регистраадреса, а другие адресные входы - содними из выходов первого дешифратораадреса, вход которого подключен кдругому выходу первого регистра адреса, вход которого соединен с выходом первого элемента ИЛИ, выход первого элемента И подключен к первымвходам второго и третьего элементовИ и счетному входу первого триггера,нулевой выход которого подключен квторому входу третьего элемента И ипервому входу второго элемента ИЛИ,выход которого соединен с первым вхо-.дом первого элемента И, единичныйвыход первого триггера подключен к первому входу четвертого элемента Ии второму входу второго элемента И,выход которого соеднвен с первым входом первого элемента ИЛИ, другойвыход первого деанфратора адресаподключен к счетному входу второготриггера, нулевой и единичный выходыкоторого соединены соответственно свторым входом первого элемента И ис. первым входом пятого элемента И,выход которого подключен к второмувходу первого элемента ИЛИ, выходблока сравнения соединен с первымвходом шестого элемента И и вторь 1 мвходом четвертого элемента И, выходкоторого подключен к второму входувторого элемента ИЛИ, второй входшестого элемента И соединен с единичным выходом первого триггера, авыход " с первым входом первого счет.чика импульсов и первым входом третьего элемента ИЛИ, второй вход которого подключен к выходу третьего элемента И, а выход - к управляющемувходу первого накопителя, выход формирователя импульсов соединен с управляющим входом входного регистраи вторым входом первого счетчикаимпульсов, входы седьмого элементаИ подключены к выходам второго накопителя, выход восьмого элемента Исоединен с третьим входом первогоэлемента ИЛИ и третьим входом первого счетчика импульсов, выход которого подключен к третьим входам первого и шестого элементов И и первомувходу девятого элемента И, выход ко"торого соединен с управляющим входомвторого накопителя, информационныевходы которого и входы входного регистра являются одними из входоп устройства, выходами которого являютсявыходы ключей первой группы, второйвход пятого элемента И и четвертыевходы первого и шестого элементов Иявляются первым управляющим входомустройства, вторым и третьим управляющими входами которого являютсясоответственно второй вход девятогои первый вход восьмого элементов И,о т л и ч а ю щ е е с я тем, что,с целью увеличения информационнойемкости устройства, в него введенытретий и четвертый накопители, второй регистр адреса, второй дешифра,тор адреса, вторая и третья группыключей, элементы И с девятого пошестнадцатый и элементы ИЛИ с четвертого по восьмой, причем выход пятого элемента И подключен к первомувходу десятого элемента И, второйвход которого соединен с выходомседьмого элемента И, первым входомдвенадцатого элемента И и первымивходами четырнадцатого и пятнадцатого элементов И, выходы которых подключены соответственно к первому входу восьмого элемента ИЛИ и к первымвходам четвертого и пятого элементов ИЛИ, второй вход и выход четвертого элемента ИЛИ соединены соответственно с выходом второго элементаИ и с входом формирователя импульсоввторой вход четырнадцатого элементаИ подключен к единичному выходу второго триггера, второму входу восьмого элемента И и первому входу шестнадцатого элемента И, второй входкоторого соединен с третьим входомвосьмого элемента И и выходом пятогоэлемента ИЛИ, второй вход которогоподключен к выходу тринадцатого элемента И, первым управляющим входамключей второй группы и третьему входу десятого элемента И, выход которого соединен с первьи входом седьмого элементе ИЛИ, второй вход которо"го подключен к выходу двенадцатогоэлемента И, второй вход которого сое-,динен с выходом первого элемента ИЛИ,первый вход одиннадцатого элементаИЛИ подключен к первому входу вось-мого элемента И, а второй вход - квыходу второго счетчика импульсов,первый вход которого соединен с выходомвосьмого элемента И, а второйвход - с выходом девятого элементаИ и управляющим входом третьего накопителя,информационные входы которо.го подключены к выходам входного регистра, а выходы - к входам ключейвторой группы, выходы которых соединены с одними из входов шестого элемента ИЛИ, выходы которого подключены к другим входам блока сравненияи входам ключей первой группы, управляющие входы которых соединены с выходом шестнадцатого элемента И, однииз адресных входов третьего и четвертого накопителей подключены к однимиз выходов второго дешифратора адреса,а другие адресные входы - к одним из выходов второго дешнфратораадреса, одни из входов которого соединены с другими входами второго регистра адреса, один из входов которогоподключен к выходу седьмого элементаИЛИ,другие входы второго регистраадреса и второго дешифратора адресасоединены с другим выходом первогодешифратора адреса, выход одиннадцатого элемента И подключен к управляющему входу четвертого накопителя,выходы которого соединены с входамитринадцатого элемента И, а информационные входы - с информационнымивходами второго накопителя, другиевходы шестого элемента. ИЛИ подключены к выходам ключей третьей группы,входы которых соединены с выходамипервого накопителя, а управляющиевходы и вторые управляющие входы ключей второй группы - с выходом восьмого элемента ИЛИ, второй входкоторого . подключен к выходу пер-вого счетчика импульсов, другойвыход второго дешифратора адресаявляется управляющим выходом устройства,Недостатком этого устройства является то, что при исключении неисправной ячейки накопителя из обращения сокращается информационная емкость устройства. 1 110851Изобретение относится к вычисл- тельной технике, в частности к запоминающим устройствам.Известно запоминающее устройство с самоконтролем, содержащее входной регистр, регистр адреса, дешифратор адреса, блок памяти, схему сравнения и первый элемент ИЛИ, счетчик импуль сов, пять элементов И, два триггера и формирователь импульсов 1".13. 1 ОНедостатком известного устройства является невозможность обхода неисправной ячейки в блоке памяти и сохранения его рабочего объема.15Наиболее близким техническим решением к изобретению является запоминающее устройство с самоконтролем, содержащее основной и дополнительный накопители, входной регистр, регистр20 адреса, дешифратор адреса, схему сравнения, первый элемент ИЛИ, выход Которого подключен к входу регистра адреса, одни из выходов которого соединены с одними из адресных вхо 25 дов накопителя, а другой выход подключен к входу дешифратора адреса, одни из выходов которого соединены с другими адресными входами накопителя, выходы входного регистра подключены к информационным входам на.30 копителей и к одним из входов схемы срав нения, другие входы которой соединены с выходами основного накопителя, второй элемент ИЛИ, пять элементов И, два триггера, формирователь им пульсов, причем вход устройства подключен к первым входам первого и пятого элементов И, выход первого элемента И соединен с первыми входами второго и третьего элементов И и счетным входом первого триггера, нулевой выход которого подключен к второму входу третьего элемента И и первому входу второго элемента ИЛИ, выход которого соединен с вторым входом.первого элемента И, единичный выход первого триггера подключен к . первому входу. четвертого элемента И и второму входу второго элемента И, . выход которого соединен с первым вхо 50 дом первого элемента ИЛИ и входом формирователя импульсов, выход которого подключен к одному из входов входного регистра, другие выходы которого соединены с шинами ввода ин формации, выход схемы сравнения подключен к второму входу четвертого элемента И, выход которого соединен с вторым входом второго элемента ИЛИ,другой выход дешифратора адреса подключен к счетному входу второго триггера, нулевой и единичный выходы которого соединены соответственно стретьим входом первого и вторым входом пятого элементов И, выход пятогоэлемента И подключен к второму входупервого элемента ИЛИ, дополнительныйэлемент ИЛИ, первый вход которогоподключен к выходу третьего элемента И, а выход дополнительного элемента ИЛИ подключен к управляющемувходу основного накопителя, первыйдополнительный элемент И, первыйвход которого подключен к первомувходу первого элемента И, второйвход - к единичному выходу первоготриггера, а третий вход первого до"полнительного элемента И подключенк выходу схемы сравнения, счетчикимпульсов, первый вход которого подключен к выходу первого доПолнительного элемента И и к второму входудополнительного элемента ИЛИ, второйвход - к выходу формирователя импульсов, а выход счетчика импульсов подключен к четвертому входу первого дополнительного элемента И, ключи, дополнительный счетчик импульсов и дополнительные второй, третий и четвер"тый элементы И, выходы дополнительного накопителя соединены с входамивторого дополнительного элемента И,выход которого подключен к однимиз входов ключей,и третьего дополнительного элемента И, другой вход которого является одним из входов первого элемента ИЛИ и третьим входомсчетчика импульсов, выход которогоподключен к входу дополнительногосчетчика импульсов, выход которогоявляется одним .из выходов устройства, и к одному из входов четвертогодополнительного элемента И, другойвход которого является другим управляющим входом устройства, а выходсоединен с управляющим входом дополнительного накопителя, другие входыключей соединены с выходами основного накопителя, а выходы являются выходами устройства 22.Пель изобретенияувеличение ин.Формационной емкости устройства при исключении адреса неисправной ячейки накопителя из обращения.5Поставленная цель достигается тем,ло в запоминающее устройство с самоконтролем, содержащее накопители,входной регистр, первый регистр адреса, первый дешифратор адреса, фор 10 мирователь импульсов, триггеры, блоксравнения, первый и второй счетчики импульсов, первую группу ключей, элементы ИЛИ и элементы И, причем информационные входы первого накопителя и одни из входов блока сравнения подключены к выходам входного регистра, одни из адресных входов первого и второго накопителей соединены с одними из выходов первого регистра адреса, а другие адресные входы - с одними из выходов первого дешифратора адреса, вход которого подключен к другому выходу первого регистра адреса, вход которого соеди 25 нен с выходом первого элемента ИЛИ, выход первого элемента И подключен к первым входам второго и третьего элементов И и счетному входу первого триггера, нулевой выход которого 30 подключен к второму входу третьего элемента И и первому входу второго элемента ИЛИ, выход которого соединен с первым входом первого элемента И, единичный выход первого триггера под- З 5 ключен к первому входу четвертого элемента И и второму входу второго элемента И, выход которого соединен с первым входом первого элемента ИЛИ, другой выход первого дешифратора адреса подключен к счетному входу второго триггера, нулевой и единичный выходы которого соединены соответственно с вторым входом первого элемента И и с первым входом пятого 45 элемента И, выход которого подключен к второму входу первого элемента ИЛИ, выход блока сравнения соединен с первым входом шестого элемента И и вторым входом четвертого элемента И, выход которого подключен к второму входу второго элемента ИЛИ, второй вход шестого элемента И соединен с единичным выходом первого триггера, а выход - с первым входом первого счетчика импульсов и первым входом третьего элемента ИЛИ, второй вход которого подключен к выходу третьего элемента И, а выход - к управляющему входу первого накопителя, выход формирователя импульсов соединенс управляющим входом входного регистра и вторым входом первого счетчикаимпульсов, входы седьмого элементаИ подключены к выходам второго накопителя, выход восьмого элемента Исоединен с третьим входом первогоэлемента ИЛИ и третьим. входом первого счетчика импульсов, выход которого подключен к третьим входам первого и шестого элементов И и первомувходу девятого элемента И, выход которого соединен с управляющим входомвторого накопителя, информационныйвходы которого и входы входного ре"гистра являются одними иэ входовустройства, выходами которого являются выходы ключей первой группы,второй вход пятого элемента И и четвертые входы первого и шестого элементов И являются первым управляющимвходом устройства, вторым и третьимуправляющими входами которого являют.ся соответственно второй вход девятого и первый вход восьмого элементов И, введены третий и четвертыйнакопители, второй регистр адреса,второй дешйфратор адреса, вторая йтретья группы ключей, элементы И сдевятого по шестнадцатый и элементыИЛИ с четвертого по восьмой, причемвыход пятого элемента И подключен кпервому входу десятого элемента И,второй вход которого соединен с выходом седьмого элемента И, первымвходом двенадцатого элемента И и пер.выми входами четырнадцатого и пятнадцатого элементов И, выходы которых подключены соответственно к первому входу восьмого элемента ИЛИ ик первым входам четвертого и пятогоэлементов ИЛИ, второй вход и выходчетвертого элемента ИЛИ соединенысоответственно с выходом второгоэлемента И и с входом формирователяимпульсов, второй вход четырнадцатого элемента И подключен к единичномувыходу второго триггера, второму входу восьмого элемента И и первому вхо.ду шестнадцатого элемента И, второйвход которого соединен с третьим вхо.дом восьмого элемента И и выходомпятого элемента ИЛИ, второй вход которого подключен к выходу тринадца-,того элемента И, первым управляющимвходам ключей второй группы и третьему входу десятого элемента И, выходкоторого соединен с первым входом25 седьмого элемента ИЛИ, второй входкоторого подключен к выходу двенадцатого элемента И, второй вход которого соединен с выходом первого эле"мента ИЛИ, первый вход одиннадцатого элемента ИЛИ подключен к первомувходу восьмого элемента И, а второйвход - к выходу второго счетчикаимпульсов, первый вход которого соединен с выходом восьмого элемента И,а второй вход - с выходом девятогоэлемента И и управляющим входом третьего накопителя, информационные вхо.ды которого подключены к выходамвходного регистра, а выходы - к входаи ключей второй группы, выходы которых соединены с одними из входовшестого элемента ИЛИ, выходы которо-,го подключены к другим входам блокасравнения и входам ключей первой 20группы, управляющие входы которыксоединены с выходом шестнадцатогоэлемента И, одни из адресных входовтретьего и четвертого накопителейподключены к одним из выходов второго дешифратора адреса, а другиеадресные входы - к одним из выходоввторого дешифратора адреса, одни извходов которого соединены е другииивходаии второго регистра адреса, 30один из входов которого подключенк выходу седьмого элемента ИЛИ, другие входы второго регистра адреса ивторого дешифратора адреса соединеныс другим выходом первого дешифратора адреса, выход одиннадцатого элементаИ подключен к управляющему входу четвертого накопителя, выходы которогосоединены с входами тринадцатогоэлемента И, а информационные входы - 40с информационными входами второгонакопителя, другие входы шестого элемента ИЛИ подключены к выходам ключей третьей группы, входы которыхсоединены с выходами первого накопи 45теля, а управляющие входы и вторыеуправляющие входы ключей второй группы - с выходом восьмого элемента ИЛИ,второй вход которого подключен к выходу первого счетчика импульсов,50другой выход второго дешифратора адреса является управляющим выходомустройства.На чертеже представлена функциональная схема предложенного устройства.Устройство содержит элементы И1-5 с первого по пятый, первый 6 ивторой 7 элементы ИЛИ, первый 8 и второй 9 триггеры, формирователь 10импульсов, входной регистр 11, первый регистр 12 адреса, первый дешиф"ратор 13 адреса, блок 14 сравнения.На чертеже обозначены входы 15 уст.ройства. Устройство содержит такжепервый накопитель 16, первый счетчик7 импульсов, шестой элемент И 18,третий элемент ИЛИ 19, второй накопи тель 20, седьмой 21, восьмой 22 идевятый 23 элементы И, первую группуключей 24, второй счетчик 25 импульсов. На чертеже обозначены входы 26устройства, Устройство содержит элементы И 27-33 с десятого по шестнад"цатый, элеиеиты ИЛИ 34-38 с четверто.го по восьмой, второй регистр 39 адреса, второй дешифратор 40 адреса,третий 41 и четвертый 42 накопители,вторую 43 и третью 44 группы ключей.,На чертеже обозначены также управляющие входы 45 47 с первого по третий и управляющий выход 48 уетроства. Иредложенное устройство работает следующим образом.В исходнои состоянии триггеры 8 и 9 установлены в нулевое состояние. Регистр 2 и дешифратор 13 устанавливают адрес иеходных ячеек накопи" теля 16. В регистр 11 введена исходная информация для записи в накопитель 16, На вход 45 поступает первый импулье, который проходит через элемент И 1 иа счетный вход триггера 8 и через элементы И 3 и ИЛИ 19 на управляющий вход Накопителя 16, записывая в него информацию с выходов регистра 11. Задний Фронт первого входного импульса переводит триггер 8 в епиничное состояние. Отсутствие сигнала на управляющем входе накопи" теля 16 при наличии выбранных адресов в регистре 12 и на выходе дешифратора 13 соответствует режиму выдачи информации из накопителя 16, инФормация из которого поступает на вход блоха 14, где сравнивается с информацией а регистре 11 . и в случае их совпадения . с выхода блока 14 поступает потенциал разрешения иа элемент И 1 для прохождения с входа 45 второго импульса, Этот импульс поступает на счетный вход триггера 8, на входы формирователя 1 О, регистра 12Задний фронт этого импульса изменяет адрес в регистре 12 и пе" .реводит триггер 8 в нулевое состояние. Теперь в регистр 11 вводится новая информация для записи в н:копитель 16,Далее работа устройства проходит аналогично. описанному.В случае разового отказа ячейки в накопителе 16 информация на входах блока 14 не совпадает, и на его выходе отсутствует разрешающий потенциал, вследствие чего очередной импульс с входа 45 не пройдет на вход триггера 8. Отсутствие сигнала на выходе блока 14 позволяет импульсам с вхо" да 45 пройти через элементы И 18 и ИЛИ 19 на управляющий вход накопителя 16, позволяя повторить запись информации в него с входного регистра 11. Такое повторное обращение к отказавшей ячейке позволяет устранитьсбой в накопителе 16, который наступил вследствие влияния помехи в момент подачи команды "Запись". Количество импульсов повторного обращения фиксируется счетчиком 17. Переполнение счетчика 17 свидетельствует о неисправности ячейки в накопителе 16 по данному адресу. Сигнал переполнения счетчика 17 является запрещающим для элемента И 18 и разрешаетпрохождение импульсов с тактовой частотой с входа 46 через элемент И 23на управляющий вход накопителя 20, по входам 26 которого в него записываются единичные потенциалы, Таким образом, по адресу неисправной ячейки накопителя 16 в накопитель 20 записываются единичные потенциалы. Одновременно импульсы с выхода элемента И 23 поступают на управляющий вход накопителя 4 1, в который по первому адресу, выбранному регистром 39 и деифратором 40, записыва 1 еЪся инФормация с выходов регистра 11. Одновременно сигнал переполнения счетчика 17 поступает запрещающим сигналом на вход элемента И 1, ключей 44 и разрещающим - для ключей 43 через элемент ИЛИ 38. В момент отсутствия сигнала на выходе элемента И 23 накопитель 41 находится в режиме выдачи записанной в него инФормации, которая через ключи 43 и элемент ИЛИ 36 поступает на блок 14, который в случае совпадения ее с инФормацией на регистре 11 вырабатывает сигнал, поступающий через элемент И 32 и элемент ИЛИ 35 на вход 5 1 О 5 20 25 30 35 40 45 50 55.элемента И 22 позволяя импульсам тактовой частоты с входа 47 сбросить в исходное положение счетчик 17, а через элемент ИЛИ 6 - сменить адрес в регистре 12 для накопителя 16 и через элементы И 29 и ИЛИ 37 для смены адреса в накопителе 41.Одновременно сигнал с выхода элемента И 32 поступает на формирователь 10 для сбрасывания регистра 11.Если после обращения к накопителю 41 сигнал на выходе блока 14 не появится, то сигнал переполнения счетчика 25 поступит на входы элемента И 28, позволяя пропустить импульсы тактовой частоты с входа 47 на управляющий вход накопителя 42, записывая в него по входам 26 единичные потенциалы. По окончании импульса тактовой частоты сигнал с выхода элемента И 30 .закрывает ключи 43 и 24, а через элемент И 22 в это время разрешает прохождение с входа 47 импульсов тактовой частоты, которые производят смену адреса в регистрах 12 и 39 и устанавливают счетчики 17 и 25 в исходное состояние.Далее устройство работает аналогично описанному,т.е. информация записывается в накопитель 16 по новому адресу с обходом неисправной ячейки. Если запись информации в накопитель 16 прошла без отказа сразу или после повторного обращения к отказавшей ячейке, то, перебрав все адреса, дешифратор 13 выдает сигнал перебора, который поступит на счетный вход триггера 9 и переведет его в единичное состояние, позволяя импульсам с входа 45 через элемент И 5 и элемент ИЛИ 6 менять состояние регистра 12 и дешифратора 13, тем самым осуществляя считывание информации из накопителя 16.Если в процессе записи информации в накопителе 16 зафиксирован адрес неисправной ячейки путем записи единичных потенциалов по этому адресу в накопитель 20, то сигнал на выходе элемента И 21 при считывании информации через элемент И 31 и элемент ИЛИ 38 закроет ключи 44, а .ключи 43 откроет, при этом на выход устройства поступит информация с выходов накопителя 41.Если в процессе записи информации зафиксирован адрес неисправной ячей,ки путем записи единичных потенциалов также и в накопитель 42, то при считывании информации блокируются ключи 44 сигналом с элемента И 21 и ключи 43 - сигналом с элемента И 30. На выход устройства информация не поступает,. а импульсом с выхода эелемента И 5 выбран следующий адрес накопителей 16 и 41 и накопителей 20 и 42.Окончанию режима считывания информации из накопителя 16 соответствует появление сигнала на выходе дешифратора 13, который переводит триггер15 9 в нулевое положение, соответствующее режиму записи информации с проверкой работоспособности накопителя 16 в момент ввода информации.Сигнал на выходе 48 свидетельствует о том, что сохранить рабочую ин 20 Формационную емкость устройства невозно, так как суммарное количество неисправных ячеек памяти в накопителях 16 и 41 превышает информационную25 емкость накопителя 16, и следует приступить к ремонту накопителей 16 и 41, для чего отключаются входы 46 и 47 тактовых частот. Тогда по заполненни счетчика 17 снимается разрешение с четвертого входа элемента И 18, и устройство остается в режиме проверки записанной информации, прн этом индикаторы регистра 12 и дешифратора 13 указывают координаты неисправной ячейки.Предлагаемое устройство отличается от прототипа тем, что оно позволяет работать с накопителем, в состав которого входят неисправные ячейки, за счет исключения их иэ обращения и позволяет сохранить информационную емкость устройства за счет записи информации в. другой накопитель, исправность которого также контролируется в процессе работы с ним, что дает возможность записать полный объем информации за один цикл обра-щения, что сокращает время обработки информации. Технико-экономическое преимущество предложенного устройства по сравнению с прототипом заключается в увеличении его информационной емкости при исключении из обращения неисправньм ячеек.