Аналоговое запоминающее устройство

. ОСФВВЛканеПЕПРЕСПУБЛИК 0% 69 а(у),С 11 С 27/00 БРЕТЕНИ И АВ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРГ 10 ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ СКОМУ СВИДЕТЕЛЬСТ(71) Ордена Ленина институт проблем управления(56) 1. Бахтиаров Г.Д. и др.АналогоциФровые преобразователи, М., "Советское радио", 1980, с. 129.2. Там же, с.130-131 (прототип), (54)(57) АНАЛОГОВОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее компараторы с памятью, первые входы которых явля" ются входом устройства, вторые входы компараторов соединены с шиной управ ления, Формирователь опорных напря.жений, выходы которого соединены с третьими входами компараторов, усилитель,выход которого является выходом устройства, блок памяти, о тл и ч а ю щ е е с я тем, что, с целью повышения точности устройства, в него введен сумматор,. входы группы которого соединены с выходами компараторов, выход сумматора соединен с инвертирующим входом усилителя, неинвертирующий вход которого соединен с выходом блока памяти, первый вход памяти соединен с выходом усилителя,второй вход блока памяти является входом устройства, а третий вход блока памяти соединен с шиной управления, вход сумматора соединен с последним выходом Формирователя опорных напряжений.Ф09 1 110 В 5Изобретение относится к вычислительной технике, в частности к тгхнике аналоговых запоминающих устройств, и может быть использовано при построении аналого-цифровых пре обраэователей (АЦП).Известно аналоговое запоминающее устройство, содержащее компаратор, цифро-аналоговый преобразователь, элементы И, счетчик и усилитель 13. 10Недостатком устройства является сравнительно большое время выборки входного сигнала, обусловленное временем отслеживаний входного сигнала через цепь отрицательной обратной 15 связи (ООС), содержащую компаратор напряжения, реверсивный счетчик и цифро-.аналоговый преобразователь (ЦАП). Кроме того, точность выборки в этих устройствах принципиально 20 ограничена шагом квантования (разрядностью) ЦАПНаиболее близким к предлагаемому по технической сущности является аналоговое запоминающее устройство, реализованное на основе АЦП параллельного типа и содержащее компараторы, инвертирующие входы которых объединены и являются входом устройства, а неинвертирующие подключены соответ.З 0 ственно к выходам формирователя опор" ных напряжений, выходы компараторов через схемы стробирования подключены . к блоку памяти, в котором происходит запоминание выбранного значения входного сигнала в виде унитарного цифро. - вого кода. Состояние блока памяти считывается посредством кодирующей логики и далее поступает на ЦАП, на выходе которого уже образуется выбранное значение входного сигнала в аналоговой форме :23.Недостатком данного устройства является низкая точность, обусловленная, ограниченной точностью и разряднос" тью АЦП.Целью изобретения является повыше,ние точности устройства. Поставленная цель достигается тем, что в аналоговое запоминающее уст ройство, содержащее компараторы с памятью, первые входы которых являются входом устройства, вторые входы компараторов соединены с шиной управления,формирователь опорных напряжений 55 выходы которого соединены с третьими входами компараторов, усилитель, выход которого является выходом устройства, блок памяти, введен сумматор,входы группы которого соединены свыходами компаратоов, выход сумматора соединен с инвертирующим входомусилителя, неинвертирующий вход которого соединен с выходом блока памяти, первый вход блока памяти соединен с выходом усилителя, второй входблока памяти является входом устройства, а третий вход блока памятисоединен с шиной управления, входсумматора соединен с последним выходом формирователя опорных напряжений.На фиг. 1 представлена функциональная схема предложенного устройства;на фиг, 2 - блок памяти, вариант.Устройство содержит формирователь1 опорных напряжений, усилитель 2,компараторы 3, блок 4 памяти, сумматор 5, резисторы 6, шина 7 управления. Блок 4 памяти содержит повторитель 8 направления, ключ 9, накопительный элемент на конденсаторе 10,дифференциальный усилитель 11.Устройство работает следующим, образом,На шину 7 управления поступаетцифровой управляющий сигнал, например логическая "единица", и устройство переходит в режим выборки входного сигнала. При этом компараторы 3начинают сравнивать уровни сигналовна своих входах в соответствие с раз-решением, поступившим на их входыстробирования. Если, например, уровень входного, сигнала превышает уровень соответствующего опорного напряжения то компаратор 3 формирует(или оставляет) на своем выходе стандартный логический уровень, близкийк потенциалу нуля, Так как входнойсигнал поступает на первые входы сразу всех компараторов 3, то на их выходах формируется цифровой унитарный код, соответствующий равномерноквантованному в пределах шкалы входному сигналу.В таблице показано соответствиекода входному и опорным напряжениямдля И=4, где И - число разрядов. СФормированный код в конечном счете соответствует определенному набору аналоговых сигналов на выходах компараторов 3, которые затем преобразуются в ток резисторами 6 сумматора 5 и поступают на инвертирующий вход усилителя 11, где происходит суммирование. Так как сумма токов1108509 Аналоговый сигнал, соответствующий цифровомуСТТЛ) Состояниена выИгновенный уро- Опорное напрявень входного жение на входах компараторов напряжения ходах компараторов(1 цк/, . +4,0 В Би= +5 В 0. +1,7 В и, = +3 в точке суммирования в идеальномслучае должна быть равна нулю, токомпенсирующий ток поступает черезрезистор обратной связи, при этом навыходе устройства появляется напряжение, примерно соответствующее напряжению на входе резисторов 6. Сувеличением числа компараторов И этосоответствие будет все более точным,но при И)10 устройство становитсясложным, Для того, чтобы повыситьточность без существенного усложнения схемы, в устройстве имеетсяблок 4 памяти, в задачу которого. входит полная отработка разностимежду входным и выходным напряжениями и последующее запоминание этойразности в режиме хранения. Блок 4памяти с точностью до собственногосмещения нуля уравнивает эти напряжения за счет измерения напряжения нанеинвертирующем входе усилителя 2в силу того, что образуется контур(ООС 1 через вход блока 4, неинвертирующий вход усилителя Ъ, выход устройства, к которому присоединен одиниз входов блока 4. Таким образом,компараторы 3 производят быструю,но "грубую" выборку входного сигналане давая в то же время за счет свое- ЗОго высокого быстродействия перегружаться по входу блока 4 памяти, который, в свою очередь, производит точную подстройку уровня выходного напряжения посредством контура ООС. З 5Резистор 6 присоединенный одним извыводов к минусовому выходу формирователя опорных напряжений 1, служитдля создания постоянного отрицательного тока смещения в суммирующей точке усилителя 2, так как выходныенапряжения компараторов 3 могут принимать только положительные значе.ния и соответствующие токи через остальные резисторы 6 будут положитель 4ными. Введение отрицательного тока смещения позволяет также производить выборку биполярных входных сигналов. Переход устройства в режим хранения происходит после поступления на шину 7 цифрового управляющего сигнала другого логического уровня, например логического "нуля".,При этом компараторы 3 запоминают сформированный код до следующей выборки, поддерживая соответствующие токи в цепи резисторов 6, а блок 4 памяти запоминает отслеженную им разность, поддерживая в режиме хранения соответствующий потенциал на неинвертирующем входе усилителя 2. Следовательно на выходе устройства в режиме хранения поддерживается выбранный уровень входного аналогового сигнала. Предложенное устройство реализовано в виде макета с применением ин" тегральных компараторов типа 597 СА 2, интегрального операционного усилителя типа 154 УДЗ и резистивного формирователя опорных напряжений. В качестве блока памяти использована интегральная микросхема, аналогичная микросхеме НА 2420. При шкале входного сигнала + 5 В время выборки с точ" ностью 0,02% не превышает 500 нс и ограничивается в основном временем установления выходного напряжения операционного усилителя 154 УДЗ. Технико-экономическая эффективность предложенного устройства определяет- . ся повышением точности выборки входного аналогового сигнала при сохранении малого времени выборки и значительном упрощении устройства, возможностью реализовать устройство на допустимой элементной базе, а также по интегральной технологии, относитель/ ной простотой устройства при высоких качественных показателях.