Запоминающее устройство с блокировкой неисправных ячеек

вателя импуль, сброса счетчи хо ф вых перво лока контроходу второго рого,соедине я подключен лемента ИЛИ од кото с первым аИимпульвхо сов,товомрые в акходу блока вто- менти ов есном блокапервог торымвторыми неиспра тьи тактов ОСУДАРСТ 8 ЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИИ АВТОРСКОМУ СВИДЕТЕЛЬСТ(54)(57) 1. ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С БЛОКИРОВКОЙ НЕИСПРАВНЫХ ЯЧЕЕК, со держащее блок коррекции ошибок, выход которого является информационным входом устройства, и блоки памяти, каждый из которых содержит накопитель, дешифратор адреса, преобразователь кода и информационный регистр, входы которого являются информационными входами блока памяти,поичем выходы преобразователя кодасоединены с входами дешифратора адреса, выходы которого подключены кадресным входам накопителя, выходыкоторого соединены с соответствующими входами блока коррекции ошибок)о т л и ч а ю щ е е с я тем, что,с целью повышения быстродействияустройства, в каждый блок памятивведены шифратор, первый блок сравнения, группы регистров адреса неисправной ячейки, блок сортировки,формирователь импульсов сброса, блокиндикации, формирователь контрольныхсигналов, блок контроля, блок местного управления, элементы ИЛИ, формирователь тактовых импульсов, первый элемент И, счетчик и регистрадреса, входы которого являются адресными входами блока памяти, причемвыходы информационного регистра соединены с входами формирователяконтрольных сигналов, выходы которого подключены к информационным входам накопителя, выходы которого соединены с входами блока контроля,выходы регистра адреса подключенык одним из входов преобразователякода и одним из входов первого блока сравнения, выходы которого соединены с входами шифратора, выходыкоторого подключены к другим входампреобразователя кода, выходы которого соединены с первым входом первого элемента ИЛИ, другие входы первого блока сравнения подключены квыходам регистров адреса неисправной ячейки первой группы, первыевходы которых и первые входы регистров адреса неисправной ячейки второйгруппы соединены с выходом формировходом первого элеме ормирователя тактовых од которого подключен ы первого и второго эле подключены соответствен у и управляющему выходам стного управления, выход элемента ИЛИ соединен с ходом первого элемента Ивходами регистров адрес ной ячейки второй группы, ходы которых подключены к выходам блока сортировки1115108 5 0 15 информационные выходы которого соединены соответственно с четвертыми входами регистров адреса неисправной ячейки второй группы, кроме первого, и счетным входом счетчика, выход кажцого регистра адреса неисправной ячейки второй группы подключен к пятому входу последующего регистра, адреса неисправной ячейки второй группы, соответствующему входу блока индикации, второму входу одноименного регистра адреса неисправной ячейки первой группы и одному из информационных входов блока сортировки, другой информационный вход которого соединен с выходом первого элемента И, третьи входы регистров адреса неисправной ячейки первой группы объединены и являются управляющим входом блока памяти, адресные, информационные и управляющие входы блоков памяти соответственно объединены и являются входами устройства, управляющими выходами которого являются выходы счетчиков.2. Устройство по п. 1, о т - л и ч а ю щ е е с я тем, что каждый блок сортировки содержит элементы И с второго по шестой и блоки сравнения с второго по пятый, первые входы которых являются ин 1Изобретение относится к вычислительной технике, в частности к запоминающим устройствам.Известны запоминающие устройства с блокировкой неисправных ячеек С 13 и 1,Одно иэ известных устройство содержит накопитель, состоящий из основных и дополнительных элементов памяти, регистры адреса, и счетчик Г 13.Недостатком этого устройства является низкое быстродействие.Наиболее близким техническим решением к предлагаемому является запоминающее устройство с блокировкой неисправных ячеек, содержащее несколько одинаковых накопителей, подключенных к соответствующим входам формационными входами блока с пер вого по четвертый, вторые входы - пятым информационным входом блока, а первые выходы являются информационными выходами блока и подключены к первым входам элементов И с третьего по шестой, выходы которых являются тактовыми выходами блока, причем вторые выходы блоков сравнения с второго по пятый соединены с входами с первого по четвертый второго элемента И, выход которого подключен к вторым входам элементов И с третьего по шестой, а пятый вход второго элемента И является тактовым входом блока.3. Устройство по пп. 1 и 2, о тл и ч а ю щ е е с я тем, что каждый блок местного управления содержит седьмой элемент И, формирователь одиночного импульса, ключ, элемент задержки и группу ключей, выходы которых соединены с первым входом седьмого элемента И, второй вход которого и вход элемента задерж. Ки соединен с выходом Формирователя одиночного импульса, вход которого подключен к выходу ключа, причем выход седьмого элемента И и выход элемента задержки являются соответственно адресным и управляющим выходами блока. 1блока коррекции ошибок и соединенных своими адресными входами через соответствующий дешифратор адреса с выходом соответствующего преобразователя кода адреса, один из входов которого соединен с соответствующим регистром числа, а другой вход - с кодовыми шинами адреса 1 23,. Недостатками этого устройства являются невозможность устранения нескольких дефектов за один такт ооращения к нему, поскольку для корректировки нескольких дефектов наао подбирать другие корректирующие числа, чем при возникновении одного дефекта, что снижает быстродействие устройства, и невозможность применения в нем несамокорректирую. щих кодов.Цель изобретения - повышение быстродействия запоминающего устройства путем осуществления возможности выявления и исключения в процессе функционирования устройства 5 неисправных ячеек в течение одного такта обращения к нему при записи в него информации, представленнойкак самокорректирующим, так и несамокорректирующим кодом,10Поставленная цель достигается тем,что в запоминающее устройство с блокировкой неисправных ячеек, содержащее блок коррекции ошибок, выход которого является информационным выходом устройства, и блоки памяти,каждый из которых содержит накопи-,тель, дешифратор адреса, преобразователь кода и информационный регистр, входы которого являются информационными входами блока памяти,причем выходы преобразователя кодасоединены с входами дешифратора адреса, выходы которого подключены кадресным входам накопителя, выходыкоторого соединены с соответствующими входами блока коррекции ошибок, в каждый блок памяти введенышифратор, первый блок сравнения,группы регистров адреса неисправной 30ячейки, блок сортировки, формирователь импульсов сброса, блок индикации, формирователь контрольных сигналов, блок контроля, блок местногоуправления, элементы ИЛИ, формиро- З 5ватель тактовых импульсов, первыйэлемент И, счетчик и регистр адреса, входы которого являются адресными входами блока памяти, причемвыходы информационного регистра соединены с входами формирователя контрольных сигналов, выходы которогоподключены к информационным входамнакопителя, выходы которого соединеныс входами блока контроля, выходы регистра адреса подключены к одним извходов преобразователя кода и однимиз входов первого блока сравнения,выходы которого соединены с входамишифратора, .выходы которого подключены к другим входам преобразователякода, выходы которого соединены спервым входом первого элемента ИЛИ,другие входы первого блока сравнения подключены к выходам регистров 55адреса неисправной ячейки первойгруппы, первые входы которых и первые входы регистров адреса неисправ 1 ОЯ 4ной ячейки второй группы соединены с выходом формирователя импульсов сброса и входом сброса счетчика, выход блока контроля подключен к первому входу второго элемента ИЛИ, выход которого соединен с первым входом первого, элемента И и входом формирователя тактовых импульсов, выход которого подключен к тактовому входу блока сортировки, вторые входы первого и второго элементов ИЛИ подключены соответственно к адресному и управляющему выходам блока местного управления, выход первого элемента ИЛИ соединен с вторым входом первого элементаИ и вторыми входами регистров адреса неисправной ячейки второй группы, третьи входы которых подключены к тактбвым выходам блока сортировки, информационные выходы которого соединены соответственно с четвертыми входами регистров адреса неисправной ячейки второй группы, кроме первого, и счетным входом счетчика, выход каждого регистра адреса неисправной ячейки второй группы подключен к пятому входу последующего регистра адреса. неисправ-ной ячейки второй группы, соответствующему входу блока индикации, второму входу одноименного регистра адреса неисправной ячейки первой группы и одному из информационных входов блока сортировки, другой информационный вход которого соединен с выходом первого элемента И, третьи входы регистров адреса неисправной ячейки первой группы объединены и являются управляющим входом блока памяти, адресные,информационные и управляющие входы блоков памяти соответственно объединены и являются входами устройства, управляющими выходами которого являются выходы счетчиков.1Каждый блок сортировки содержит элементы И с второго по шестой и блоки сравнения с второго по пятый, первые входы которых являются информационными входами блока с первого по четвертый, вторые входы - пятым информационным входом блока, а первые выходы являются информационными выходами блока и подключены к первым входам элементов И с третьего по шестой, выходы которых являются тактовыми вы" ходами блока, причем вторые выходы блоков сравнения с второго по пятый соединены с входами с первого по четвертый второго элемента И, выход ка 111510840 торого подключен к вторым входамэлементов И с третьего по шестой,а пятый вход второго элемента И является тактовым входом блока,Кроме того, каждый блок местного 5управления содержит седьмой элементИ, формирователь одиночного импульса, ключ, элемент задержки и группу ключей, выходы которых соединеныс первым входом седьмого элемента 10И, второй вход которого и вход элемента задержки соединены с выходомформирователя одиночного импульса,вход которого подключен к выходу ключа, причем выход седьмого элемента И 15и выход элемента задержки являютсясоответственно адресным и управляющим выходами блока.На фиг. 1 изображена структурнаясхема устройства; на фиг. 2 - функциональная схема каждого блока памяти; на фиг. 3 и 4 -функциональные схемы блоков сортировки и местного управления соответственно.Устройство содержит (фиг. 1) блок1 коррекции ошибок, блоки 2-4 памятис информационными 5, адресными 6и управляющими 7 входами и управляющими 8 и информационными 9 выходами.Устройство имеет информационный 30выход 10.Каждый блок 2-4 памяти содержит(фиг, 2) информационный регистр 1,регистр 12 адреса, преобразователь13 кода, дешифратор 14 адреса, нако- З 5питель 5, шифратор 16, первый блок17 сравнения, первую группу регистров 18-21 адреса неисправной ячейки,вторую группу регистров 22-25 адреса неисправной ячейки,блок 26 сортировки, счетчик 27, фбрмирователь28 импульсов сброса блок 29 индикации, формирователь 30 контрольныхсигналов, блок 31 контроля, блок 32местного управления, первый 33 и 45второй 34 элементы ИЛИ, первый элемент И35, формиров атель 36 тактовых импульсов.Каждый блок 26 сортировки (фиг.3)содержит блоки 37-40 сравнения с. 50второго по пятый и элементы И 41-45с второго по шестой,Каждый блок 32 местного управления содержит (фиг. 4) элемент 46задержки, группу 47 ключей, ключ 48,55седьмой элемент И 49 и формирователь 50 одиночного импульса,Устройство работает следующим обра зом. Информационные слова, представленные самокорректирующим или несамокорректирующим (параллельным двоичным импульсним) кодом, поступают с входов 5 (фиг. 1 и 2) одновременно в блоки 2-4, где одновременно записывается в ячейки накопителей 15 по адресам, коды которых одновременно поступают с входов 6. В накопитель 15 каждого из блоков 2-4 по одинаковым адресам одновременно записывается одинаковая информация .Причтении информационные слова, представленные параллельно двоичным кодом, с выхода 9 каждого из блоков 2-4 поступают одновременно на входы блока 1. Из ячеек накопителя 15 с одинаковым адресом с выходов 9 блоков 2-4 в блок 1 поступает одинаковая информация. Если в считываемой информации имеются ошибки, то они корректируются в блоке 1 с помощью самокорректирующего кода, или (если информационное слово представлено несамокорректирующим кодом) путем одновременного сравнивания информационных слов, считанных из блоков 2-4. Откорректированная информация поступает на выход 10.Выявление и блокировка неисправных ячеек в каждом из блоков 2-4 за один такт обращения к устройству происходит следующим образом,Перед началом функционирования устройства все разряды регистров 18-21 и счетчика 27 устанавливаются в нулевое положение, а все разряды регистров 22-25 в единичное положение по сигналу с выхода формирователя 28. Последовательность информационных слов (с контрольными разрядами или без контрольного разряда каждое слово) с выхода регистра 11 поступает на вход формирователя 30, в котором она передается на его выход и одновременно с этим формируется дополнительный контрольный разряд для каждого информацион ного слов а который вместе со своим информационным словом с выхода формирователя 30 записывается в накопитель 15 по адресам, коды которых поступают с выхода регистра 12 через преобразователь 13 и дешифратор 14.При чтении информации с выхода накопителя 15 в виде последовательности информационных слов, со своимдополнительным контрольным разрядомкаждое, поступает на вход блока 31,а без дополнительного контрольногоразряда - на выход 9. В блоке 31каждое информационное слововместе со своим дополнительнымконтрольным разрядом подвергаетсясвертке по модулю два. Если в этоминформационном слове нет ошибки,то результат свертки будет равеннулю и на выходе блока 31 будетотсутствовать сигнал, что говоритоб исправности ячейки, соответствующей адресу, по которому это проверяемое слово было записано. в накопитель 15,Для контроля правильности функционирования ячейки каждого адреса накопителя 15 могут быть использованыконтрольные разряды (если они име,ются) каждого .слова, поступающегона вход регистра 11. В этом случаеинформационные слова с выхода регистра 11 поступают через формирователь 30 без изменения (т,е безформирования дополнительного контрольного разряда на вход накопителя 151При чтении информация с выходанакопителя 15 в виде последовательности информационных слов (сосвоими контрольными разрядами) поступает на вход блока 31 и на выходблока 9. В блоке 31 в этом. случаекаждое информационное слово участвует в свертке по модулю два со своими контрольными разрядами (например,код Хемминга), дричем каждая группаразрядов информационного слова участвует в свертке со своим контрольным разрядом, при этом результатывсех групповых сверток объединяются.При наличии ошибки в информационном слове с выхода блока 31 черезэлемент ИЛИ 34 поступает сигнал длязапуска формирователя 36 и на входэлемента И 35, разрешая прохождениекода адреса ячейки, из которой былосчитано слово с ошибкой, с выходапреобразователя 13 через элементИЛИ 38 и элемент И 35 на пятый информационный вход блока 26, на тактовый вход которого с выхода формирователя 36 поступает одиночныйтактовый импульс с задержкой вовремени относительно переднего фронта сигнала на входе запуска формирователя 36 (задержка больше временц срабатывания блоков 37-40) . Блок 26 предназначен для записикодов неисправных ячеек в регистры22-25 в порядке возрастания абсолютных величин кодов этих адресов.5 Для этого в блоке 26 код адресакаждой новой неисправной ячейки,поступающий с выхода элемента ИЛИ35 на вторые входы блоков 37-40(фиг. 3) одновременно сравниваются 10с кодами неисправных ячеек на выходах регистров 22-25, поступающимичерез информационные входы блока 26на первые входы блоков 37-40.Если код адреса новой неисправнои ячейки меньше кода адреса, содержащегося в каком-либо из регистров 22-25, то один из блоков 27-40,соответствующий этому адресу, формирует сигнал, поступающий с выхода 20 соответствующего из блоков 37-40на соответствующий выход блока 26и на вход соответствующего из элементов И 42-45, открывая его дляпрохождения тактового импульса с 25тактового входа блока 26 - черезэлемент И 41 на соответствующийтактовый выход блока 26.Если же код адреса неисправнойячейки, поступающий на пятый инЗ 0 формационный вход блока 26, присравнении окажется равным коду адреса в каком-либо из регистров 2225, то соответствующий блок 37-40выставляет на втором выходе запре щающий сигнал (низкий уровень напряжения), поступающий на соответствующий вход элемента И 41, закрывая его для прохождения тактовогоимпульса.40Таким образом, если код адресановой неисправной ячейки меньшеодних из кодов адресов или меньшепервоначального единичного кода, но 45больше других кодов адресов неисправных ячеек, записанных ранее в регистры 22-25, то большие коды сдвигаются на один из регистров 22-25 всторону последнего регистра 25, а 50в освободившийся из регистров 22-25записывается код адреса новой неисправной ячейки (в последнем регистре 25 информация теряется).С выходов регистров 22-25 кодыадресов неисправных ячеек поступают 55 в блок 29 для визуального контроляи в регистры 18-21,куда записываются по сигналу перезаписи, поступающему с входа 7.С выходов регистров 18-21 (на которых всегда присутствует записанная в регистры 18-21 информация) коды адресов неисправных ячеек посту лают на входы блока. 17, в котором они все одновременно сравниваются с каждым кодом адреса, поступающим в регистр 12 с входа 6, Если код адреса на входе 6 больше или равен коду адреса неисправной ячейки, находящемуся в каком-либо из регистров 18-21, то на выходе блока 17, соответствующему номеру этого регистра 18-21, появляется единичный уровень напряжения, поступающии на шифратор 16, который для каждого входа формирует свой код числа, равный номеру регистра 18-21, и поступающий затем в преобразователь 13, Преобразователь 13 увеличивает на это число соответствующий код адреса, поступающий на вход 6, что позволяет исключить из обращения неисправную ячейку (или группу ячеек) накопителя 15 путем сдвига массива адресов.Блок 33 позволяет имитироватькоды адресов неисправных ячеек и сигнал об ошибке в информации, что дает возможность исключения из обращения любые неисправные ячейки накопителя 15 при контроле устройства.Код адреса какой-нибудь ячейки накопителя 15, которую желательно исключить из процесса функционирования устройства, набирается с помощью ключей 47 (фиг. 4),Этот код адреса ячейки поступа 5 ет на первый вход элемента И 49,Затем по сигналу от ключа 48 запускается формирователь 50, прямоугольный импульс с выхода которого поступает на второй вход элемента И 49,при этом переднему фронту этого им-пульса пропускается на выход элемента И 49 код адреса ячейки накопителя 15 с ключей 47, и через элемент 46 задержки - на его выход15(имитируется сигнал ошибки),Счетчик 27 подсчитывает количество заполненных регистров 22-25,суммируя число .сигналов с выходаблока 40 (фиг. 3). Когда число этихсигналов окажется равным числу регистров 22-25, тогда с выхода 8 счетчика 27 поступает сигнал, указывающий, что в соответствующем из бло 25ков 2-4 количество неисправньм яче.ек накопителя 15 равно предельнодопустимой величине, и этот блокпамяти необходимо ремонтировать. Технико-экономическое преимущество предлагаемого устройства заключается в его более высоком бы.стродействии по сравнению с прото- типом11 15108 Фиг.ЗсРигИДЯ Заказ 6779/38 Тираж 574 Подззисное Филиал ППП "Патент", г.Уагород, ул,Проектная, 4