Запоминающее устройство

,ЯО, 1116 11/00 ОПИСАНИЕ ИЗОБРЕТЕНИЯ,4-ь Сл ОО ГОСУДАРСТВЕННЫИ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ВТОРСКОМУ СВИДЕТЕЛЬСТ(7) Ленинградский ордена Ленина электротехнический институт им. В. И. Ульянова (Ленина)(54) (57) ЗАПОМИНАЮЩЕЕ УСТРОЛСТВО, содержащее генератор тактовых импульсов, первый выход которого соединен со счетным входом счетчика адресов считывания, адресные выходы которого подключены к одним из входов адресного блока, другие входы которого соединены с выходами счетчика адресов записи, блок управления, коммутаторы, группы сдвиговых регистров и группы накопителей, адресные входы которых подключены к выходам адресного блока, причем управляющие входы первых сдвиговых регистров групп соединены с первыми управляющими входами коммутаторов и прямым управляющим выходом счетчика адресов считывания, инверсный управляющий выход которого подключен к управляющим входам вторых сдвиговых регистров групп и вторым управляющим входам коммутаторов, информационные входы которых соединены с одними из выходов первого и второго сдвиговых регистров соответствующей группы, разрядные .входы которых подключснь 1 к выходам накопителей одноименной группы, одни из входов б ока управления соединены соответственно со вторым выходом генератора тактовых импульсов, со входом и с выходами счетчика адресов записи, одни из выходов блока управления подключены соответственно к управляющим входам адресного блока, к управля 1 огцим входам накопителей групп и к одним из входов синхронизации сдвиговых регистров групп, информационные входы первого и второго сдвиговых регистров каждой группы объединены и являются информационными входами уст. ройства, первым управляющим входом и информационными выходами которого являются соответственно вход счетчика адресов записи и выходы коммутаторов, отлпчаюи 1 ееся тем, что, с целью повышения быстродействияустройства, в него введены элемент И, первый и второй триггеры, первые входы которых соединены с третьи цыхо дом генератора тактовых импульс.группы коммутаторов, первые и вторы 8 ) цравляющие входы которых полк. к 1 чс ы соответственно к прямому ц к ццс 1 к.цлу управляюцьим выходам счетчика алресов счи. тывацця, причем третьи управлякпцне входы всех коммутаторов соединены с управляющим входом алресного блока и первым входом элемента И, второй вход которого подключен к выходу второго триггера, другому входу блока управления и четвертым управляюгцим входам всех коммутаторов, выход первого триггера соединен со вторым входом второго триггера, третий вход и выход элемента И подключены соответственно к другому выходу блока управления и к другим входам синхронизации сдвиговых регистров групп, другие выходы сдвиговых регистров кажлой группы соединены с информационными входами коммутаторов одноименной группы, выходы которых подключены к информационным входам накопителей одноименной группы, кроме первого, информационный вход которого соединен с выходом соответствующего коммутатора, второй вход первого триггера является вторым управляющим входом устройства.Изобретение относится к вычислительной технике, в частности к запоминаюшим устройствам, и может быть использовано при построении оперативных запоминаюших устройств (ОЗУ) с большой частотой выборки и записи информации, например ОЗУ, работаюших в телевизионном режиме формирования изображения.Известно запоминаюшее устройство, содержащее накопитель, счетчик адресов, элементы ИЛИ, через которые осуществляется коммутация адресов записи и считывания, счетчик разрядов, регистр, выходные элементы И, блок управления 1.Недостатком этого устройства является снижение быстродействия с увеличением разрядности входной информации. Наиболее близким к данному изобретению является запоминающее устройство, содержащее синхронизатор, соединенный с первым входом блока управления и счет ным входом счетчика адреса считывания, счетчик адреса записисчетный вход которого, а также второй вход блока управления подключены к шине управления по- элементной записи, а выходы соединены с соответствующими входами блока управления и п коммутаторами адресации, подключенными также к выходам сцетчика адреса считывания и к первому выходу блока управления, входные и выходные информационные шины, группы накопителей, каж дая из которых содержит п накопителей, два п-разрядных сдвиговых регистра и коммутатор, причем входы записи накопителей соединены с соответствуюшими п выходами блока управления, адресные входы соединены с выходами соответствуюших коммутаторов адресации, разрядные входы обоих регистров подключены к информационным выходам соответствуюн 1 их накопителей, а первый и второй входы синхронизации подключены ко второму и третьему выходам блока управления, информационные входы коммутатора подключены к выходам и-го разряда обоих регистров, два управляющих входа коммутатора, а также Входы выбора режима первого и второго регистров подключены к одному из выходов и инверсно му выходу счетчика адреса считывания соответственно, а выход коммутатора соединен с соответствующей выходной информационной шиной 2.Недостатком данного устройства является низкое быстролействие в режиме записи, поскольку устройство не обеспечивает запись информации с такой же скоростью, как осуществляется считывание, т. е. в телевизионном режиме формирования изображения. В ланном устройстве для записи 55 кадра изображения требуется значительно больше времени, чем время кадровой развертки. Целью изобретения является повышение быстродействия устройства в режиме записи. Поставленная цель достигается тем, что в запоминающее устройство, содержащее генератор тактовых импульсов, первый выход которого соединен со счетным входом счетчика адресов считывания, адресные выходы которого подключены к одним из входов адресного блока, другие входы которого соединены с выходами счетцика адресов записи, олок управления, коммутаторы, группы сдвиговых регистров и группы пако пителей, адресные входы которых подключены к выхолам адресного бока, причем управляющие входы первых сдвиговых регистров групп соединены с первыми управляющими входами коммутаторов и прямым управляющим выходом счетчика адресов считывания, инверсный управляюгций выход которого подключен к управляющим входам вторых сдвиговых регистров групп и вторым управляющим входам коммутаторов, информационные входы которых соединены с одними из выходов первого и второго сдвиговых регистров соответствуюшей группы, разрядныс входы которых подклюцень 1 к выходам накопителей одноименной группы, одни из входов блока управления соединены соответственно со вторым выходом генератора тактовых импульсов, со входом и с выхолами счетчика адресов записи, одни из выходов блока управления подключены соответственно к управляюшим входам адресного блока, к управляющим входам накопителей групп, к одним из входов синхронизации сдвиговых регистров групп, информационные входы первого и второго сдвиговых регистров каждой группы объединены и являются информационными входами устройства, первым управляюшим входом и информационными выходами которого являются соответственно вход счетчика адресов записи и выходы коммутаторов, введены элемент И, первый и второй триггеры, первые входы которых соединены с третьим выхолом генератора тактовых импульсов, и группы коммутаоров, первые и вторые управляющие входы которые подключены соответственно к прямому и к инверсному управляк)шим выходам счетчика адресов считывания, причем третьи управляющие входы всех коммутаторов соединены с управляющим входом адресного блока и первым входом элемента И, второй вход которого подключен к выходу второго триггера, другому входу блока управления и четвертым управляюшим входам всех коммутаторов, выход первого триггера соединен со вторым входом второго триггера, третий вход и выход элемента И подключены соответственно к другому выходу блока управления и к другим входамсинхронизации сдвиговых регистров групп, другие выходы сдвиговых регистров каждой группы соединены с информационными входами коммутаторов одноименной группы, .выходы которых подключены к информационным входам накопителей одноименной группы, кроме первого, информационный вход которого соединен с выходом соответствующего коммутатора, второй вход первого триггера является вторым управляющим входом устройства.На фиг.представлена структурная схема предложенного устройства; на фиг. 2 и фиг. 3 - функциональные схемы наиболее предпочтительных вариантов реализации блока управления и коммутаторов соответственно; на фиг. 4 - временные диаграммы, поясняющие работу устройства.Устройство содержит (фиг. 1) генератор 1 тактовых импульсов, блок 2 управления, счетчик 3 адресов считывания, счетчик 4 адреса записи, адресный блок 5, группы баев бк (где к - число разрядов входной информации накопителей 7, - 7(где п - целое число), группы сдвиговых регистров 8 и 9, коммутаторы 10 группы коммутаторов 10, - 10,. На фиг. 1 обозначены информационные входы 111 - 11 и выхолы 2, - 12 к устройства. Устройство содержит также элемент И 13 первый 14 и второй 15 триггеры, управляющие входы 16 и 7.Блок управления (фиг. 2) содержит счетчик 8, формирователи 9 - 22 сигналов с первого по четвертый и дешифратор-мультиплексор 23.Каждый из коммутаторов 10, - -1 Осодержит (фиг, 3) элемент ИЛИ 24, элемент НЕ 25, элементы И 26 - -29, элемент ИЛИ 30. На фиг. 1 обозначены также первые 31 и вторые 32 входы синхронизации и управляющие входы 33 регистров 8 и 9.На фиг. 4 показаны сигналы а на входе 16; сигналы б, в на входах 33; сигналы г, д на вхолах 31 и 32 соответственно; информационные сигналы е, ж, записываемые в регистры 8 и 9 соответственно из накопителей 7, - 7; сигналы з на выходе 12 сигналы и обращения к устройству, сигналы записи к на управляющих входах накопителей 7, - 7 п информационнье сигналы л на входе 111, информационные сигналы м и н, продвигающиеся в регистрах 8 и 0 соответственно, сигналы о на выходах регистров 8 и 9, импульсы записи и с циклом обращения Тц, формируемые дешифратором-мультиплексором 23 в режиме покадровой записи.Устройство работает слелучогцим образом, Режим считывания. В режиме считывания обращение производится ко всем накопителям 7, -- 7 кажлой группы 6;6(фиг. 1), Поскольку все группы накопителей работают идентично, далее рассматривается рас 20 25 30 40 50Э, ( бота одной группы, например, первого разряда. Адреса считывания поступают на адресные входы накопителей 7, - 7 п через блок 5 и задаются счетчиком 3. Схема кодов счетчика 3 производится синхронно с разверткой телевизионного индикатора (на фиг. 1 не показан). Для этого генератор 1 формирует тактовые импульсы, поступающие на счетный вход счетчика 3, с периодом, равным длительности цикла обращения, а также импульсы строчной и кадровой синхронизации телевизионного датчика (на фиг. 1 не показан). С вь 1 ходов накопителей 7, - 7 информация поступает на входы регистров 8, 9. По сигналу из блока 2, поступающему в каждом цикле через элемент И 13 на входы 31 регистров 8, 9, эта информация - первые разряды соседних по строке элементов изображения - переписывается в один из регистров, например регистр 8, в зависимости от сигнала выбора режима на входах 33. Во время этого же цикла обращений с выхода другого регистра, например, регистра 9, через коммутатор 10, информация, записанная в этот регистр 9 в предыдущем цикле обращения, выталкивается на выход 12;. Продвижение этой информации по регистру 9 осуществляется импульсами, поступающими из блока 2 на вход 32 регистра 9 с периодом следования, равным Тц/ п (фиг. 4 д). В течение следующего цикла обращения осуществляется вывод информации, записанной в регистре 8, и запись из накопителей 71 - 7 в регистр 9. Далее происходит поочередная работа обоих регистров 8, 9 на запись информации из накопителей 7, - 7 и считывание ее путем сдвига. Предположим, выводится, например, информация о соседних по строке токах растра: 110100100 , причем п = 4. В момент времени 1 в первый регистр 8 записывается из накопителей 7, - 74 код 1101 (фиг. 4 е). В момент времени ( происходит переключение работы регистра 8 в режим сдвига записанной информации (фиг. 4 б) и подключение через коммутатор 10 его выхода четвертого разряда к выходу 12 В течение времени от 1 до 1 осуществляется сдвиг информации, записанной в регистр 8 (фиг. 4 е) и на выходе 12, (фиг. 4 з) формируется код 110. В момент времени (з при очередном обращении к накопителям 7, - 7 в регистр 9 записывается код следующих четырех точек растра - 0010 и в течение времени от 1 доосуществляется ее сдвиг в регистре 9 (фиг. 4 ж) и вывод через коммутатор 1 О на выход 21 (фиг. 4 з).Режим поэлементной записи. В каждом случае после окончания вывода информации из регистра 9 (пли 8) на его выходах устанавл и вается потенциал, соответствую гний значению кода на входе 11, в данном случае - 0. Это используется в режиме поэлемент 1116458ной записи информации от медленно сканирующих датчиков (на фиг. 1 не показаны) По сигналу (фиг. 4 а), поступающему на вход 16 блока 2 и счетный вход счетчика 4, в последенем устанавливается очередной адрес. Во время очередного цикла считывания (первого после сигнала на входе 16), в блоке 2 с помощью формирователя 22 (фиг. 2) формируется одиночный импульс дл ител ьностью в один цикл обращения (фиг. 4 и), Этим импульсом переключается блок 5 и на адресные входы накопителей 7, -- 74 выставляется очередной адрес записываемой информации. Так же во время этого сигнала дешифратор-мультиплексор 23 формирует импульс, поступающий на вход одного из накопителей 7, - 74 (фиг. 4 к). Выбор накопителей 7, - 7 определяется кодом младших разрядов счетчика 4, поступающим на входы дешифратора-мультиплексора 23. В этом же цикле блокируется прохождение через элемент И 13 сигнала на входы 31, вследствие чего записи информации в регистр 9 (в данном случае) с выходов накопителей 7 - 7 не происходит. Поскольку на всех выходах регистра 9 к моменту времени (фиг, 4 ж) устанавливается потенциал 0, соответствующий информации на входе 11 то этот 0 и записывается в соответствующий из накопителей 7, - 7,. На время записи блокируетвя и вывод информации 1001 через коммутатор 1 О, на вы ход 12 .Режим покадровой записи. В режиме записи кадра изображения, когда информация на входах 11 - 1 к меняется синхронно с телевизионной разверткой, устройство работает следующим образом. По сигналу, приходящему на вход 17, переключается триггер 14, который возвращается в исходное состояние кадровым синхроимпульсом, поступающим с третьего выхода генератора 1. От заднего фронта сформированного триггеров 14 импульса переключается триггер 15, который возвращается в исходное состояние следующим кадровым синхроимпульсом, поступающим также от генератора 1. Таким образомтриггер 15 формирует импульс длительностью в один кадр, поступающий на дешифратор-мультиплексор 23, на всех выходах которого за время этого кадра формируются в каждом цикле обращения импульсы записи (фиг. 4 и), поступающие на управляющие входы всех накопителей 7, - 7. При этом адреса накопителей 7 - 7 задаются счетчиком 3.Предположим, например, на вход 11поступает следующая информация с соседних по строке элементах изображения 110100101001 (фиг. 4 л). Во время поступления первых четырех разрядов информации (1101) регистр 8 устанавливается в режим сдвига и информация, поступающая на его вход со входа 11, продвигается по регистру 8 (фиг. 4 м). К началу следующего цикла обращения (записи) на выходах регистра 8 устанавливается поступившая ранее со входа 11 информация, которая и записывается в накопители 7, - 7. Во время этого же цикла на выходах регистра 9 устанавливается следующая четверка чисел (фиг. 4 к), которая в последующем цикле, во время которого в регистр 8 заносится следующая информация (1001), записывается в накопители 7, - 74. Временные диаграммы сигналов, поступающих с регистров 8 и 9 через коммутаторы 1 О - 104 на информационные входы накопителей 7, - 30 74, представлены на фиг. 4 о. Управляющие сигналы на коммутаторы 1 О, - 104 поступают со счетчика 3 и григгера 15. Таким образом, в режиме покадровой записи осуществляется поочередная запись в регистры 8 и 9 информации о соседних по строке точках растра с последующей параллельной перезаписью в накопители 7, - 7.В сравнении с известным устройствомпредложенное обладает большим быстродействием в режиме записи, что позволяет 40 расширить область его применения и использовать в качестве датчика информашш стандартные телевизионные датчики.Раушс жгоро Редактор С. ТимохинаЗаказ 6935/40ВНИИПпо113035, МФилиал Г 1 ПП Корректор О.,1 уговяяПодписноеСССРий итетаоткрытя наб ул. П