Запоминающее устройство

(50 О 11 С 1100 И ЕНИ У СВИД СТВУ ТОРС дарственныйого комсомола 974.СР ОСУДАРСТВЕКНЫЙ КОМИТЕТ СССР ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(прототип),1(54) (57) 1, ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО,содержащее накопители, адресные входы которых подключены к выходам коммутатора адресов, а выходы, - к входам преобразователя кода, управляющивходы которого соединены с выходамипервого счетчика, вход которого подключен к входам синхронизации преоб,801109799 А, раэователя кода и является входом синхронизации устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия устройства, в него введены дешифратор и блок управления, причем одни выходы блока управления соединены соответственно с первым управляющим входом дешифратора, управляющим входом кбймутатора адресов и с вторым управляющим входом дешифратора, входы которого подключены к выходам коммутатора адресов, а выходы - к одним управляющим входам накопителей, другие управляющие и информационные входы которых соединены соответственно с другими выходами блока управления, информационные щ входы которого являются информацион. - ными входами устройства, выход преобразователя кода является выходом устройства,1109799 дополнительного дешифратора, входыкоторого соединены с выходами второго счетчика, причем второй вход первого триггера подключен к другому выходу дополнительного дешифратора ивходу нагрузочного элемента, выходкоторого соединен с вторым входом второго триггера и входом накопительногоэлемента, выход которого подключен к ши. не нулевого потенциала, входы синхрони.зации регистра и вход второго счетчикаявляются входом синхронизации блока. 2"стройство по п. 1, о т л ич а ю щ е е с я тем, что блок управления содержит второй счетчик, дополнительный дешифратор, триггеры, нагрузочный и накопительный элементы .и регистр, входы которого являются информацибнными входами блока, а одни выходы - одними выходами блока, другими выходами которого являются другие выходы регистра и выходы первого и второго триггеров, первые вхоцы которых подключены к одним выходамо Изобретение относится к вычислительной технике, в частности к запоми нающим устройствам статического типа, и предназначено для включения между электронно-вычислительной машиной и видеоконтрольным устройством на базе электроннолучевой трубки (ЭЛТ) .Известно запоминающее устройство, содержащее коммутатор адресов записи считывания и сигналов управления, и-слойную матрицу памяти и преобразователи параллельного кода в последовательный для каждого сгноя матрицы 1).Недостатком этого устройства является его сложность. Цель изобретения - повышение быстродействия запоминающего устройства.Поставленная цель достигается тем,что в запоминающее устройство, со-5 держащее накопители, адресные входыкоторых подключены к выходам коммутатора адресов, а выходы - к входампреобразователя кода, управляющиевходы которого соединены с выходами10 первого счетчика, вход которого подключен к входам синхронизации преобразователя кода и является входомсинхронизации устройства, введены дешифратор и .блок управления, причем15 одни выходы блока управления соединены соответственно с первым управляющим входом дешифратора, управляющимвходом коммутатора адресов и с втоНаиболее близким к изобретению рым управляющим входом дешифратора,яля запоминающее устройство со входы р подключены к выходадержащее группу накопителей, адРес- . 20 коммутатора адресов, а выходы - к одные входы которых подключены к выхо- ним управляющим входам накопителей,дам коммутатора адресов, а выходы - другие управляющие и информационныек входам преобразователя кода, допол входы которых соединены соответственнительные группы накопителей, ацрес- но с другими выходами блока управленые входы которых подключены к выхо ния информационные входы которогодам соответствующего дополнительного авляются информационными входамиа выходы - ккоммутатора адресов, а вы оды устройства, выход преобразователяинформационным входам соответствуюЮх кода является выходом устройства. основного и дополнительного преобразователя кодов, выходы которых под- З 0 При этом бло упром блок авления содержит ключены к информационным входам со- второй счетчик, допетчик ополннтельный деответствующего коммутатора, причем. шифратор. триг Р, РУто т игге ы нагрузочный и навыходы коммутаторов являются выхода- копительный элементы и регистр, вхоми устройства, и счетчик, вход кото- ды которого являются информационными рого подключен к синхронизирующим входами блока, а одни выходы - одни- входам преобразователей кода и явля- ми выходами блока, дру д35ется синхронизирующим входом устрой- которого являются другие выходы рества, а выходы счетчика подключены к гистра и выходы первого и второго управляющим входам преобразователей триггеров, первые входы которых подкода и коммутаторов 23. ключены к одним выходам дополнительнедостатком известного устройства 40 ного дешифратора, входы которого соеявляется низкое быстродействие вслед- динены с выходами второго счетчика ствие того, что в нем не прецусмотре- причем второй .вход первого триггера на возможность быстрого стирания ин- подключен к другому выходу дополни- формации, что делает его непригод- тельного дешифратора и входу нагрунь 1 м для использования в системах ди зочного элемента, выход которого соенамического отображения. графической динен с вторым входом второго трнггеинформации. ра и входом накопительного элемента,выход которого подключен к шине нулевого потенциала, входы синхронизации регистра и вход второго счетчика являются входом синхронизацииблока.На фиг. 1 представлена структурная схема предложенного устройства 1на фиг, 2 - функциональная схема наиболее предпочтительного варианта выполнения блока управления.Устройство содержит коммутатор 1 10адресов, дешифратор 2, блок 3 управления, накопители 4, преобразователь5 кода и первый счетчик б. Кроме того, обозначены адресные входы 7 и 8устройства, управляющий вход 9 коммутатора 1 адресов, информационныевходы 10 накопителей 4, вход 11 синхронизации и выход 12 устройства.Блок 3 управления содержит регистр 13, второй счетчик 14, дополни тельный дешифратор 15, нагрузочныйэлемент 16, накопительный элемент 17,первый 18 и второй 19 триггеры с выходами 20 и 21 соответственно и выходы 22 и 23,Коммутатор 1 адресов может бытьвыполнен на стандартных микросхемахК 155 КП 2, а дешифратор 2 в , на микросхемах К 155 ИД 4 и К 155 ЛАЗ. Блок 3управления выполНен, например, намикросхемах К 155 ТМ 2, К 155 ЛАЗ 30К 165 ИЕ и К 155 ИД 4, а счетчик 6 - намикросхемах К 155 ИЕ 9.Количество накопителей 4 определяется требуемыми объемами памяти иконкретными микросхемами, использован 35ными при построении ЗУ (в конкретном.примере накопители 4 собраны на микросхемах К 565 РУЗ).Преобразователь 5 кода собран, например, на микросхемах К 155 И 01. 40Устройство работает следующим образом.В регистр 13 записывается информация вместе с управляющ.м словом.Блоком 3 формируются сигналы на выходах 20 и 21 для управления накопителями 4Счетчик б представляет собой счетчик-распределитель, который формируетсигналы управления преобразователя 5 кола. На каждые три импульса синхронизации появляется нмп,лье записи. в преобразователь 5 кода.В режиме записи на входы коммутатора 1 из ЭВМ поступает адрес записи, на вход 9 от блока 3 - уровень логической 1. С выхода коммутато. ра 1 адрес записи поступает на адресные входы накопителей 4 и ЛешиФратора 2. Данные для записи поступают на входы 10 накопителей 4. Дешифратор 2 выдает сигнал записи на соответствующий накопитель 4 и происходит запись в соответствующую ячейку памяти этого накопителя 4,В режиме чтения на входы 7 коммутатора 1 из ЭВМ поступает адрес считывания, на вход 9 от блока 3 уровень логического 0, С выхода коммутатора 1 адрес с штывания поступает на адресные входы накопителей 4 и дешифратора 2. Последний выдает сигнал выборки на соответствующий накопитель 4, данные с выхода которого поступают на преобразователь 5, с выхода которого передаются на выход 12 устройства, с которого поступают на внешнее видеоконтрольное устройство.В режиме стирания последовательность операции аналогична режиму записи, только дешифратор 2 выдает сигнал записи на все накопители 4 одновременно, а на входы 10 накопителей поступает код, соответствующий начальному (истертому) состоянию памяти.Применение предлагаемого устройства позволяет сократить операцию Очистка экрана (в и раз, где и - количество1 страниц памяти, в конкретном примере равное количеству накопителей, т.е, четырем) до 5 мс и применить видеотерминал на базе элек" троннолучевой трубки для динамического отображения графической информации.Технико-экономическое преимущество предлагаемого устройства заключается в его более высокОм быстродействии по сравнению с известным.1109799 иг,2 Составитель Т.Зайцеваиколайчук Техред Т.Дубинчак Корректор О,Луговая к 37 Тираж 575 И Государственного ко елам иэобретений и о 5, Москва, Ж, Рауш иал ППППатент, г. Ужгород, ул. Проектная, 4 каэ 6091/ ВНИИП по д 1130 3