Буферное запоминающее устройство

, Я г; .- ,с)с)00 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ К АВТОРСКОМУ СВИДЕТЕПЬСТ(56) 1. Авторское свидетельство СССР822287, кл. С 11 С 9/00, 1979.2, Авторское свидетельство СССР по заявке3411800/24, кл. С 11 С 9/00, 1982 (прототип).(54) (57) БУФЕРНОЕ ЗАПОМИНАЮЩЕЕ УСТРОИСТВО, содержащее накопитель, информационные входы и выходы которого соответственно являются информационными входами и выходами устройства, вход управления - первым управляющим входом устройства, а адресные входы соединены с выходами первого сумматора, одни из входов которого подключены к выходам элементов И-ИЛИ первой группы, первые входы которых соединены с выходом первого элемента НЕ и первым входом элемента И, вторые входы объединены с входом первого элемента НЕ и являются вторым управляющим входом устройства, третьи и четвертые входы элементов И-ИЛИ первой группы соответственно соединены с информационными выходами первого и второго счетчиков, счетные входы которых являются соответственно третьим и четвертым управеяоними входами мстроЙства, выхолы персп)лнения р.вого и второго счстчикси солпнены с оотвстственно с первым и вторым входами три гсра, выход которого полключн к втсрох вхолу элемента И, ) с)овочньвхолы сч тчиков и триггера обьелинсны и явллкпс пятым управляющим вхолм устрйства, отличающееся тем, что, с целью нов,пени надежности устройства, в него ввлены рсгистр. второй сумм;тор, второй элемнт 11.и вторая группа элементов И-И,И, первы входы которых соединены с выхсдом второго элемента НЕ, вхол которого полклочс к выходу элемента И и вторым входам элсментов И-ИЛИ второй группы, тртьи вхолы которых соединены с выхолами второго сумматора и информационными входами рс- Я гистра, ьыходы которого полключены и одним из входов второго сумматора и четвертым входам элементов И-ИЛИ второй груп-,рее пы, выходы которых соединены с другими входами первого сумматора, вход записи регистра соединен с выходом переполнения второго счетчика, другие входы второго сумматора являются шестым управляющим входом устройства, вход управления регистра подключен к пятомх управляющему входу (,устройства. ааИзобретение относится к Вь 1 Ст,ьной технике и может быть использова о и буферных запоминающих устройТцах 1- тем ввода информации чно окаальных з. мерительных комплексов.Известное оуферное запомццяОпсе ) лгройство, содержащее накопитель, ,скц ввода и вывода, и в нем ипольз ет 5 х л од перекрестно-последовательного;бр; цеця, позволяющий осуществлять Вухтороцни обмен информацией и совхеит 1, прогС 1, ввода и вывода информации из Имюз 1.Однако испо ьзовдцие данноХ ) т 1 тва в системах ввода ицформаццц хгнг анальных измерительных кМцлсксоц, коДя ПОСЛ ЕДОВЯТЕЛ ЫОСТЬ 0 ГРОС с Кап 1, ОБ 1 Е 3- менна, а их количество равно и 5 кратно и превышает количество ячеек буферного запоминаюцего устройства, откд, одной или нескольких ячеек накопителя приводит к потерям информации от одного ил цекльких каналов.Наиболее близким к пред.агаемому является буферцое запомицаоцце хтройств, содержащее накопитель, адрецыс входь которого соединены с выходами первого сумматора, первые входы которого подключены к выходам элементов И-ИЛИ первой руины, первые входы которых соединены с В 1.ход) первого элемента НЕ и первым входом э,- мента И, вход первого элечета НЕ подключен к вторым входам элеметсц И И,1 И первой группь:, третьи и четвсрты Вх.1первой группы элеецтов И-ИЛИ соотвс- ственно соединены с выходами первого ц второго счетчиков, выходы перс ПО,щ,я первого и второго счетчков соДи ы 1- ответственно с перв 1) и Вторых: в сда .триггера, выход котороо цодкспП 1: к в)то - рому входу элемента И 12Известное устройство цри )Тк 1:.х о.ц, или нескольких ячеек накопит.,я б:,"ч:.,1- вает равномерное распределен 1;. 1.каждому из каналов в цзхерц 1.п 1 ьх,темах, формат данных кспопых це цр Пы шает формата ячейки накопи.) бу, к рного запоминающего уст;ойлва. (Дц;корц невыполнении этого условя, когда форят данных измерительцых к)ця; цСцьцС 1 формат ячейки цякопцтел 51 Б этом тстр(:1. ве при отказе ячеек Накопитля взло;к:, потери последовательно цотупакцИх измерений информационных каналов, что в некоторых случаях недопустимо, ц о )р д избыточность поступаюей ццрормаццЦель изобретения - поцьпсцце ця,ц жности устройства за счет вырацц Вгц 5 Пе РОЯТНОСТИ ПОТЕРЬ ПО КДЖДО)1 Из КЯ Ца ПЦ измерительной системы.Поставленная цель до-гаегс г",ц чго В буфе)ное зацоминдо;се утро;т)1, г- держащее накопитель, ицфорча;ионные цхо- ДЫ И ВЫХОДЪ КОТОРОО СООТВСТСТБЕЦЦО 5 В- ляются информационными входачи и выходами устройства, вход управления - ц . ЦЫМ Чп ЗВЛ 51 Ю 1 ЦИМ ВХОДОМ УСТРОЙ. Ва, Я ЯД- ре.ыс вхо,ы накопителя соединены с вых,)М 1 Первого суммаТОра, ОДНИ Из ВХОДОВ ктрого подключены к выходач элементов И-ИЛИ первой группы, первые входы которых о.Дии цы с выхода)1 первого элемента 1.Е и первыч входом элемента И, вторые входы объединены с входом первого элечегга НЕ и являются вторым управляюгцим )ходом устройства, третьи и четвертые входы О лечецтов И-ИЛИ первой гр) пгы соответственно соединены с информационными выодами первого и второго счетчиков, счетные входы которых являются соответственно третьим и четвертым управляющими входачи устройства, выходы переполнения пер 5ного и второго сче 1 чиков соединены соответтвец;ю с первым и вторым входами триггера, Ыход которого подключен к второму входу элечецИ, усгяцовочные входь счетчиков ц триггера объединены и являются пятым управляющим входом устройства, введены пегистр, второй сумматор, второй элемент НЕ и вторая группа элементов И-ИЛИ, пер- Ш,Е ВХОДЫ КО:ОРЫХ СОЕДИЦСЦЫ С ВЫХОДОМ второго эехецт НЕ, вход которого подключен к выходу элемента И и вторым вхо лям элементов Й-ИЛИ, второй группы, тре 5 и Входы которых соединены с выходами вгорого сумматора информационными вход 1 ми р. истра, выхо ы которого подклю:СП 1, к одним из входов второго сумматора,руи чи входа ми первогО сммятора, Вход :ци ритря соединен с выходом перецлцец 5 Второго счет Ика, дру ие входы ВХ О 0 М)2 ТОР 2 5 ВЛ 51 ЮТСЯ П 1 ЕСТЫМ Ъ ил 5 ои Входом устройств, вход управ.ця реги т-,одключен к гятом) хг:ргв- ,5 кц ) входу хстройствя.я фиг.Представлена структурная схе, бх ферцго здпоминаогцс гс уг тройства; а фиг. 2 распределение информации в 41,.кинтее цри кодс ца Входе 18. равном, , г аццыс измеригельцых кана,цв), и при 1 пде на входе 18, равном 4.1 уфсрцге запоминающее устройствофг. 1 со сржит накопитель 1, вход управлсця которого является ирвым упраь-." л;кцц м входом 2 устройства, адресныеходы которого подключены к Выходам перцого сумматора 3, первые входы которого одключецы к иходам элементов И-ИЛИ 4первой группы. Первые входы элементов И-ИЛИ 4 соединены с выходом первого эле)мепя НЕ 5 и первым Входом элемента И 6..3 хс; элем цта НЕ 5 подключен к вторым входам элемецОв И.ИЛИ 4 и к второму управляющему входу 7 утройтва. Третьичсгвертые Входы элеметов И-И,.И 4 соедицецы соответственно с выходами первого счегч кд 8 и второго счетчика 9, счетные з,оды которых являются соответственно .рсгьим 1 О ц четвертым 1 управляющимивходами. Выходы переполнения счетчиков 8 и 9 соединены с входами триггера 12, выход которого подключен к второму входу элемента И 6. Первые входы элементов И-ИЛИ 13 второй группы соединены с выходами второго элемента НЕ 14, вход ко 5 торого подключен к выходу элемента И 6 и вторым входам элементов И-ИЛИ 13, третьи входы которых соединены с выходами второго сумматора5 и информационными входами регистра 16. оУстановочные входы счетчиков 8 и 9 и триггера 12 обьединены и являются пятым управляющим входом 17 устройства, шестым управляющим входом 18 которого являются одни из входов сумматора 15.Устройство работает следующим обра зом.Перед началом работы счетчики 8 и 9, триггер 12 и регистр 16 устанавливаются в нулевые состояния сигналом на входе 17.При выполнении операции записи информации в накопитель 1 на входе 7 устанавливается низкий уровень сигнала, который воздействуя через элемент НЕ 5 на первые входы элементов И-ИЛИ 4, подключает к первым входам сумматора 3 выходы счетчика 8. Текущий адрес записи фор мируется на выходах сумматора 3 как сумма содержимого счетчика 8 и кода на выходах элементов И-ИЛИ 13, который, в своюочередь, определяется уровнем сигнала на входе 7 и состоянием триггера 12. К вторым входам первого сумматора 3 подключаются ЗО через элементы И-ИЛИ 13 выходы второго сумматора 15 при выполнении операции записи и при единичном состоянии триггера 12. При этом высокий уровень сигнала на выходе триггера 12 и выходе элемента НЕ 5 через открытый элемент И 6 обеспечит подклкчение на выходы элементов И-ИЛИ 13 сигналов с выходов сумматора 15.При выполнении операции чтения или записи, но при нулевом состоянии триггера 12 на выходы элементов И-ИЛИ 13 под О ключаются сигналы с выходов регистра 16. В накопитель 1 по адресу, сформированному на выходе сумматора 3, осуществляется запись информации с входных шин числа с проходом сигнала по входу 2. По окончании записи сигналом на входе 10 добавляется 45 единица к содержимому счетчика 8.При выполнении операции чтения информации из накопителяна входе 7 устанавливается высокий уровень сигнала, который,воздействуя на вторые входы элементов И-ИЛИ 4, подключает к первым входам сумматора 3 выходы счетчика 9. Текущий адрес чтения формируется на выходах сумматора 3 как сумма содержимого счетчика 9 и содержимого регистра 16. Производится чтение информации из накопителя 1 по адресу, сформированному на. выходах сумматора 3. По окончании чтения сигналом на входе 1 добавляется единица к содержимому счетчика 9, триггер 12 устанавливается в единичное состояние сигналом на выходе переполнения первого счетчика 8 каждый раз после записи в накопитель 12" (к - разрядность счетчика 8 и 9) слов. Сигналом на выходе переполнения счетчика 9, т. е. каждый раз после чтения 2 слов из накопителя 1, триггер 12 устанавливается в нулевое состояние. Одновременно с этим осуществляется запись в регистр 16 выходных сигналов сумматора 15. В регистр 16 записывается сумма предыдугцего содержимого регистра 16 и кода на входе 18. Код, присутствующий на входе 18, не превышает максимального из кодов количества ячеек накопителя 1, необходимых для хранения данных измерительного канала, и выбирается из условия получения равномерного распределения вероятности потерь между каналами при отказе ячеек накопителя .На фиг. 2 представлено расположение информации в накопителе 1 при четырех последовательных циклах работы буферного запоминающего устройства при различных кодах на входе 18. Под циклом работы буферного запоминающего устройства подразумевается 2 -кратное выполнение опера;к.ций записи и чтения (в примерах, приведенных на фиг. 2, к=-4).Технико-экономическое преимущество предлагаемого буферного запоминающего устройства заключается в том, что его использование позволит уменьшить вероятность потерь информации одних и тех же каналов при распределении этих потерь равномерно между несколькими каналами. Учитывая то обстоятельство, что интенсивность отказов памяти высока по сравнению с другими устройствами, использование в системах обработки измерительной информации предлагаемого устройства позволит существенно повысить надежность и эффективность их работы.глал Редактор В. ГетрашЗаказ 4685136 ВНИИПИ Госпо делам113035, Москва,лиал ППП Пате Составитель В. РудакТехред И. ВерееТираж 575дарственного комитетизобретений и открьЖ - 35, Раушская нат, г. Ужгород, чл. Корректор1 одписноеСССРтийб., д. 45Проектная,