Запоминающее устройство с регенерацией информации

СОЮЗ СОВЕТСКИХЩЗМЛЕПЦипжихРЕСПУЬЛИН з(59 С 11 С 29/00 ПИСА ИЕ ИЗОБРЕТУ СВИДЕТЕЛЬСТВУ ИВ ВТОР ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР00 ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТЖ(56) 1 Патент США Р 3737879, кл. 340-173, опублик. 1973.2. Авторское свидетельство СССР В 580587, кл. С 11 С 29/00, 1977.3. Авторское свидетельство СССР В 924757, кл, С 11 С 29/00, 1980 (прототип).(54)(57) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО СРЕГЕНЕРАЦИЕЙ ИНФОРМАЦИИ, содержащеенакопитель, блокформирования сигнала регенерации, блок управления, подключенный к накопителю и блоку формирования сигнала регенерации, блокпороговых элементов, входы которогоподключены к выходам накопителя, о тл и ч а ю щ е е с я тем, что, сцелью упрощения устройства, в неговведен блок элементов И, входы которого подключены к выходам блока пороговых элементов, а выходы блока элементов И соединены с входами блокаформирования сигнала регенерации,10980Изобретение относится к запоми-, нающим устройствам и предназначено для использования в вычислительной технике.Известно запоминающее устройство с регенерацией информации, содержащее счетчик, блок полупостоянной памяти, подключенный к блоку управления и блоку коммутации напряжения питания. В этом устройстве для формирования 10 сигнала регенерации используется счетчик, максимальный результат счета которого соответствует максимальному интервалу времени хранения информации без разрушения,1. 15Однако это устройство характеризуется большим количеством оборудования, необходимого для выдачи сигнала регенерации. Кроме того, при пропадании питания счетчик может те О рять свое состояние.Известно также запоминающее устройство, содержащее блок полупостоянной памяти, блок формирования сигнала регенерации, который состоит д 5 из датчика контрольного сигнала и порогового элемента, блок управления, блок коммутации напряжения питания и источник питания 2 .В качестве датчика контрольного сигнала в этом устройстве используется контрольная ячейка памяти, аналогичная ячейкам, из которых состоит блок полупостоянной памяти. Обращение к контрольной ячейке проис 35 ходит чаще, чем к любой из ячеек блока полупостоянной памяти. За счет этого информация в контрольной ячейке должна разрушаться быстрее. По мере разрушения информации в контрольной ячейке выдается сигнал регенерации. При этом состояние информации в ячейках самого блока полу- постоянной памяти не контролируется, Это заведомо увеличивает частоту циклов регенерации, В случае более быстрого разрушения информации в какой-либо из ячеек блока полупостоянной памяти по сравнению с контрольной ячейкой может произойти потеря5 О информации.Наиболее близким к изобретению является запоминающее устройство с регенерацией информации, содержащее накопитель, блок формирования сигнала регенерации, блок управления,55 подключенный к накопителю и блоку формирования сигнала регенерации, блок пороговых элементов, входы которого подключены к выходам накопителя, блок анализа информации, входы которого подключены к выходам накопителя, а выходы - к входам блока формирования сигнала регенерацииГ 37Известняке устройство характеризуется большим объемом оборудования, так как блок анализа информации содержит и элементов ИЛИ и п элементов ИЛИ-НЕ (где и в, а ш - число разрядов накопителя), а в блок формирования сигнала регенерации входят 2 и элементов И. Кроме того, в этом устройстве увеличена нагрузка на информационные выходы накопителя, так как к ним подключены входы блока анализа и входы группы пороговых элементов, что ухудшает эксплуатационные характеристики устройства.Целью изобретения является упрощение устройства.Поставленная цель достигается тем, что в запоминающее устройство с регенерацией информации, содержащее накопитель, блок формирования сигнала регенерации, блок управления, подключенный к накопителю и блоку формирования сигнала регенерации, блок пороговых элементов, входы которого подключены к выходам накопителя, введен блок элементов И, входы которого подключены к выходам блока пороговых элементов, а выходы блока элементов И соединены с входами блока формирования сигнала регенерации.На чертеже изображена структурная схема предложенного устройства,Устройство содержит накопитель 1, например блок полупостоянной памяти, блок 2 пороговых элементов, блок элементов И 3, блок 4 формирования сигнала регенерации и блок 5 управления,Блок 2 составляют пороговые элементы ПЭ "1" 6 и ПЭ "0" 7, предназначенные для сравнения сигналов, поступающих с информационных выходов блока 1, с пороговыми напряжениями, которые соответствуют минимально допустимому уровню логической единицы2,4 В и максимально допустимому уровню логического нуля - 0,4 В. Количесвто й пороговых элементов определяется количеством контролируемых информационных разрядов блока 1.Блок 3 содержит логические элементы,например элементы И 8. Количество й.таких элементов определяется количеством контролируемых информацион10980 Составитель О.КулаковТехред С.Мигунова Корректор АТяско Редактор М,Дылын Заказ 4213/42 Тираж 575 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб д. 4/5 Фи.иал ППП "Патент", г. Ужгород, уд, Проектная,3ных разрядов. Блок 4 содержит элемент ИЛИ 9 и триггер 10.Устройство работает следующим образом.При считывании информации из блока 1 полупостоянной памяти, в блоке 2 пороговых элементов происходит сравнение сигналов, поступающих с информационных выходов .блока 1, с пороговыми напряжениями, которые соот- О ветствуют минимально допустимому уровню логической единицы - 2,4 В и максимально допустимому уровню логического нуля - 0,4 В. При приближении уровня информационного сигнала15 логической единицы к минимально допустимому (2,4 В) пороговый элемент ПЭ "1" выдает сигнал логической единицы. В свою очередь уровень этого сигнала превышает максимально щ допустимый уровень логического нуля (0,4 В), в результате чего пороговый элемент ПЭ "0" выдает сигнал логической единицы. Аналогично, при приближении уровня информационного 25 сигнала логического нуля к максимально допустимому (0,4 В), оба пороговых элемента ПЭ "1" и ПЭ "0" выдают сигнал логической единицы. При нормальном состоянии информации в блоке 1 один из пороговых элементов ПЭ "1" и ПЭ "0" выдает сигнал логической единицы, другой - логического 37 4нуля. В блоке элементов И 3 опрев деляется совпадение сигналов, поступающих с пороговых элементов ПЭ "1" и ПЭ "0", а в блоке 4 формируется сигнал регенерации. Контроль состояния информации осуществляется в каждом цикле считывания, что достигается с помощью управляющего сигнала, поступающего с выхода блока 5 на вход блока 4.Таким образом, в предлагаемом устройстве к информационным выходам блока 1 подключены только входы блока 2 пороговых элементов, что существенно уменьшает нагрузку на выходы блока 1 и, следовательно, улучшает эксплуатационные характеристики устройства. Уменьшение нагрузки на выходы блока 1 увеличивает время хранения информации без разрушения, за счет чего увеличивается срок службы блока полупостоянной памяти, так как число циклов регенерации информации в блоке полупостоянной памяти ограничено. Упрощение устройства достигнуто за счет того, что в нем по сравнению с прототипом не используется М элементов ИЛИ и И элементов ИЛИ-НЕ, а вместо 2 Н элементов И используется К элементов И (где пп, а число разрядов накопителя).