Запоминающее устройство с самоконтролем

СОЮЗ СОВЕТСНИХОЗФНШЮЕВИКРЕСОУБЛИН ЕННЫЙ МОМИТЕТ ОООО.ЭОБРЕТЕНИЙ И ОФРЫТЮ ОПИСАНИЕ ИЗОБРЕТН АатОЮЮМу сюидВтВЛьВу о(2) 3550732/824 :; причем вторые выходы триггеров основ- (22) 06,01.83 ,". .-: " иой и дополнительных групп поаключе- (46) 30.06.84. Бюл, В .24. , " . иы к первым входам соответствующих (72) В.В.Баращенков бпоков сравнения, выходы которых и д- (53) 681327(088.8) : :. ключенц к одним из входов блока (56) 1, Авторское свипетельство СССР обработки многозначного ответа, пер- В 555438, кл. С 11 С 29/00, 1977. вой вход К-го триггера, где К = 1,2. Авторское свидетельство СССРр (-1) К-й дополнительной группы, В 273281, кл, С 11 С.29/00, 1970, :, кроме последней, соединен с первым (йрототип) 1 . .: входом (в+1)-го триггера той же группы, первые входы триггеров дополни- (54)(57) 1. ЗАПОИИИАМЩЕЕ УСТРОЙСТВО. тельных групп подключены к первым С САИОКОНТРОДЕИ, содержащее накопи- входам соответствующих триггеров остель,.управляющие входы которого .: нонной группы, выходы первого элеявляются соответственно первым вхо- мента И и элементов И первой группы дом обращения и аепвцм входом записи- соединены соответственно со вторымисчитывания устойатва, первцй эле- . входами триггеров основной и дополмент И и основную группу из п триг- - нительнцх групп и одними из выходов геров первйе выходы оторцх являют- блока обработки многозначного отнеся выходамй аСсоциативного считыва-та, другие входы и другие ввссоды ния устройства, причем первые вхо- . которого являются соответственно ода Ц ды и триггеров основной группы,ними нз управляющих входов и контроль- где . Ф - разрядность адреса и в н ,: ных выходов устройства, первые входы подключены к адресно входам накопи-, первого элемента И и элементов И теля и являются основными адресными первой групцы объединены и являются входами устройства, о т л и ч а ю" . другим управляющим входом устройства, щ е е с я тем, что., с целью новцве". вторые входы первого элемента И и ния надеаности за счет повышения , ,одного из элементов И первой группы достоверности контроля и быстродайст- . являются дополнительными адресными вия устройства, в него введены сумма- входами устройства, вторые входы тор по модулю,два, одни из входов других элементов И первой группы которого подключены соответственно : подключены к адресным входам накопик информационным выходам и к ие 9 Щйе- теля, вторые входы блоков сравнения циоиным входам устройства,бпокисоответственно объединены и являют- сравнения, первая группа элементов И, . ся входами маскированияустройства, блок обработки многозначного ответа . . вторым входом записи-считывания кои (и) дополнительных групп из й торого и другим контрольным выходом триггеров, первые выходы которых сое- которого являются другой вход и выдинены с первыми выходами соответст- ход сумматора по модулю два, первые вующих триггеров основной группы, . входы Ь-я) триггеров основной и11 двух последних дополнительных групп являются разрядными входами устройства.2. Устройство по п. 1, о т л ич а ю щ е е с я тем, что блок обработки многозначного ответа содержит триггеры, вторую группу элементов И, группу элементов И-ИЛИ, элементы И со второго по пятый, элемент ИЛИ и элемент НЕ, выход и вход которого соединены соответственно с первыми входами второго и третьего элеменФов И, вторые входы которых объединены, причем прямые выходы триггеров подключены к первым входам элементов И-ИЛИ группы, вторые входы которых соединены с выходом первого элемента И, третьи входы элементов ИИЛИ группы, кроме первого, подключены к выходам элементов И второй группы, первые входы которых соединены с инверсными выходами одних из триггеров, выход второго элемента И под 00638ключен к третьему входу первого элемента И-ИЛИ и. второму входу первого из элементов И второй группы, второй вход каждого последующего элемента И второй группы соединен с выходом предыдущего элемента И второй группы, выход элемента ИЛИ подключен к первому входу четвертого элемента И, второй вход которого соединен с одним из входов пятого элемента И и управляющими входами триггеров, входы которых соединены со входами элемента ИЛИ и другими входами пятого элемента И н являются одними нз входов блока, одними из выходов которого являются выходы элементов И-ИЛИ группы, вход элемента НЕ, второй вход второго элемента И и второй вход четвертого элемента И являются другими входами блока, другими выходами которого являются выходы четвертого и пятого элементов И соответственно.Изобретение относится к вычислительной технике.Известно запоминающее устройство с самоконтролем, в котором используется информационная избыточность на, группу слов ЗУ для обнаружения и диагностирования. ошибок при считывании информации ЗУ 13.Недостатком этого устройства явля- ется низкая достоверность контроля. 10Наиболее близким к данному изобретению является запоминающее устройство с самоконтролем, включающее в себя регистр, содержащий триггеры со счетным входом,элементы И, накопи тель, блок начальной установки и разрядный коммутатор, причем первые входы .всех разрядов регистра соединены шйиой выборки, вторые входы регистра каждого разряда соединены с первыми 20 адресными шинами,.выходные числовые шины, шины считывания и поиска, соединенные с выходами каждого разряда регистра, первые адресные шины соеди-,. нены с входами накопителя, которое 25 при одном цикле контрольного считывания информации проверяемого множества слов ЗУ диагностирует (указывает адерс) одиночную ошибку и обнаруживает некоторые типы многократных ошибок23,Недостатком этого устройства является то, что оно не позволяетразличать одиночную ошибку от многократной ошибки нечетной кратности,а также производить диагностирование многократных ошибок без проведения дополнительных циклов контрольного считывания информации, что снижает достоверность контроля, т.е.снижает его надежность, особеннов случае ошибок типа "сбоя", а такжеего быстродействие, и, кроме того,устройство ориентировано на контрольнакопителя, с заранее известной информацией (ВЗУ), что ограничиваетобласть его применения.Целью изобретения является повышение надежности за счет повышения достоверности контроля и быстродействияустройства эа счет возможности диагностирования многократных ошибок(двойных и тройных) при одном циклеконтрольного считывания информации,0638 3 110Поставленная цель достигается тем, что в запоминающее устройство с самоконтролем, содержащее накопитель, управляющие входы которого являются соответственно первым входом обраще ния и первым входом записи-считывания устройства, первый элемент И и основную группу из р триггеров (где п - разрядность накопителя), первые выходы которых являются выхо дами ассоциативного считывания устройства, причем первые входы в триггеров основной группы (где в - разрядность адреса и в ) подключены к адресным входам накопителя и явля ются основными адресными входами устройства, введены сумматор по модулю два, одни из входов которого подключены соответственно к информационным выходам и к. информационным входам 20 устройства, блоки сравнення, первая группа элементов И, блок обработки многозначного ответа и (ь) дополнительных групп иэ .и триггеров, первые выходы которых соединены с 25 первыми выходами соответствующих триггеров основной группы, причем вторые выходы триггеров основной и дополнительных групп подключены к первым входам соответствующих бло ков сравнения, выходы которых подклю-. чены к одним из входов блока обработ-. ки многозиачного ответа, первый вход К-гд триггера(где К = 1 (1-1) К-й дополнительной группы, кроме пос- ц 5 ледней, соединен с пероым входом ( +1)-го триггера той же группы, первые входы триггеров дополнительных групп подключены к первым входам соответствующих триггеров основной 40 группы, выходы первого элемента И и элементов И первой группы соединены соответственно со вторыми входами триггеров основной и дополнительных групп и одними из выходов блока об работки многозначного ответа, другие входы и другие выходы которого явля:- ются соответственно одними из управляющих входов и контрольных выходов устройства, первые входы первого элемента И и элементов И первой группы объединены и являются другим управляющим входом устройства, вторые входы первого элемента И и одного из элементов И первой группы являются дополнительными адресными входами устройства, вторые входы других эле.ментов И первой группы подключены к адресным входам накопителя, вторые входы блоков сравнения соответственно объединены и являются входами ,маскирования устройства, вторым входой записи-считывания которого и другим контрольным выходом которого являются другой вход и выход сумматора по модулю два, первые входы (п-в) триггеров основной и двух последних дополнительных групп являются разряд" ными входами устройства.Блок обработки многозначного ответа содеРжит триггеры, вторую груп. пу элементов И, группу элементов ИИЛИ, элементы И со второго по пятый, элемент ИЛИ и элемент НЕ, выход и вход которого соединены соответственно с первыми входами второго и третьего элементов И, вторые входы кото" рых объединены, причем прямые выходы триггеров подключены к первым входам элементов И-ИЛИ группы, вторые входы, которых соединены с выходом первого элемента И, третьи входы элементов И-ИЛИ группы, кроме первого, нодключены к выходам элементов И. второй группы, первые входы которых соединены с инверсными выходами одних из триггеров, выход второго элемента И подключен к третьему входу первого элемента И-ИЛИ и второму входу перво. го из .элементов И второй группы, второй вход каждого последующего элемента И второй группы соединен с выходом предыдущего элемента-И второй группы, выход элемента ИЛИ подключен к первому входу четвертого элемента И, второй вход которого соединен с одФ ним из входов пятого элемента И и управляющими входами триггероввходы которых соединены со входами элемента ИЛИ и другими входами пятого элемента И и являются одними из входов блока, одними из выходов которого являются выходы элементов И"ИЛИ группы, вход элемента НЕ, второй вход второго элемента И и второй вход четвертого элемента И являются другими входами блока, другими выходами ксгторого являются выходы четвертого и пятого элементов И соответственно,На фиг. 1 представлена функциональная схема предложенного устройства на фиг. 2 - функциональная схема бло" ка обработки многозначного ответа.Предложенное устройство содержит (фиг. 1) накопитель 1, сумматор 2 по модулю два, первый элемент И 3, первую группу элементов И 4, основнуюгруппу триггеров 5, дополнительныегруппы триггеров 6, блоки 7 сравненияи.блок 8 обработки многозначного ответа с одними из входов 9. 5На фнг. 1 обозначены основные 10и дополнительные 11 адресные входыустройства, управляющий вход 12 устройства, предназначенный для подачисигналов разрешения выборки группы 10триггеров, первый вход 13 обращения,информационные входы 14 и выходы 15 устройства, одни из выходов 16 блока 8 обработки многоэначного ответа, выходы 17 ассоциативного считьвания 5и разрядные входы 8 устройства, управляющие входы 19, 20, 21 устройства, предназначенные для ввода сигналов признака поиска, признака записи- считывания и ассоциативного обраще ния соответственно, первый 22 и второй 23 входы записи-считывания, контрольные выходы 24, 25, 26 и входы маскирования 27 устройства:Блок 8 обработки многозначного ответа содержит (фиг. 2) элемент ИЛИ 28, группу элементов И-ИЛИ 29, триггеры 30, второй 31 и третий 32 элементы И, вторую группу элементов И 33, четвертый 34 и пятый 35 элементы И зо и элемент НЕ 36.Устройство работает следукщим образом.Сумматор 2 производит сложение кодов на входах 14 и выходах 15 (фиг. 1).При нечетном количестве единиц в кодах чисел на выходе 26 формиру 1 атся сигнал "11, при четном - 10".Предполагается, что при операции 40 фЧтение 1 из накопителясумматор 2 производит сложение по модулю два только кодов чисел, считываемых на ,выходе 15, а при операции "Запись"- кодов чисел на входах 14 и выходах 15. 4 Считается, что при операции "Запись" по некоторому адресу предварительно считывается информация но этому адресу на выходы 15.1Для контроля считывания информа ции из накопителя 1 используется проверка на четность с применением. кода Хемминга.Вектор полной проверки представляет собой поразрядную сумму по мо- Я дулю два двоичных кодов адресов накопителя 1, с которых считывается нечетное количество "единиц". Старший разряд полной проверкипредставляет собой, сумму по модулю1два всей считываемой из накопителя 1 информации.Вектор полной проверки содержит(1+2 ой) разрядов (где в - количество разрядов кода адреса ЗУ и 2Н - количество адресов),Вектор частичной 1-ой проверкипредставляет собой поразрядную сумму по модулю два кодов адресов накопителя 1, имеющих единицу в 1-омразряде кода адреса и нечетное количество единиц, считываемых по этому адресу (где 1 ( 1 (о),Вектор частичной проверки содержит (1+ 9 о 2 И ) разрядов. Базиснымразрядом вектора частичной . 1-й проверки называется ее 1-й разряд.Значение старшего разряда частичнойпроверки равно значению базисногоразряда и количество частичных суммравно 1 о М,Аппаратно векторы проверок образуются с помощью триггеров 5 и 6, реализующих операцию сложения по модулю два кодов адресов накопителяКаждой 1-й частичной проверкесоответствует 1-я из групп триггеров 5 и 6. Полной проверке соответствуют Ь-е) групп триггеров 5 и 6(для рассматриваемого случаяъ+2),Принадлежность кода адреса накопителя 1 1-й проверке определяетсязначением .1-го разряда кода адреса.Для формирования проверочных сумм(выполнения поразрядного суммирования по модулю два и накопления результатов) соответствукщие группытриггеров 5 и 6 выбираются по содержанию суммируемого кода адреса.Векторы полных и частичных проверок образуются группами триггеров 5и 6 в процессе записи информации внакопитель 1.Если информация при контрольномсчитывании соответствует записанной,1 значения проверок во всех триггерах 5и 6 дополняются до нуля в процессесчитывания и суммирования.В случае одиночной ошибки (изменения частности информации в одном адресе) при считывании из накопителя 1 значения векторов частичных проверок могут образовывать:во-первых, нулевой вектор - для тех проверок, в которые не включает7 11006 ся код адреса ошибки,.т,е. код адреса содержит "0" в разрядах, соответствующих базисным разрядам проверок,во-вторых, ненулевой вектор, равный вектору общей проверки - для тех проверок, в которые включается код адреса ошибки, т.е. код адреса содержит "1" в разрядах, соответствующих базисным разрядам проверок.В соответствии с рассмотренными 10 значениями частичные сумьы образуют два множества: 8 , ЯВ случае двоййой ошибки (изменение четности информации в двух адресах при считывании из накопителя 1) 15 значения частичных проверок в триггерах 5 и 6 могут образовывать:во-первых, нулевой вектор - для тех проверок, в которые не входят адреса ошибок, т.е. эти. адреса со держат "О" в разрядах, соответствующих фбазисным" разрядам проверок;во-вторых, ненулевой вектор, равный вектору общей проверки - для тех проверок которые включили каждый 25 иэ адресов ошибок, т.е. эти адреса содержат "1" в разрядах, соответствующих базисным разрядам проверок,в-третьих, хотя бы один ненулевой гектор, не равный вектору общей про- З 0 верки.В первых двух случаях "базисные"разряды частник проверок содержат "О"в последнем случае - 1 .И ИКод адреса одной иэ двух ошибок 35определяется проверками, содержащими Н 1 ф в базисном разряде. Кодадреса второй ошибки находится как результат сложения векторов первойошибки,и вектора общей проверки. В .40соответствии с рассмотренными эначефниями частичные суммы образуют тримножества.В случае тройной ошибки (измене-ние четности информации в трех адресах при считывании из накопителя 1)значения частичных проверок могутобразовывать Б, 8 , Яфво-первьи, нулевой вектор - дляпроверок, в которые не включены ад 50реса ошибок, т,е. эти адреса содержат "О" в разрядах, соответствушщикфбазисным" разрядам проверок,во-вторых, не нулевой вектор, неравный вектору общей проверки - для 55тех проверок, которые включают одиниз адресов ошибок и, следовательно,определяют адрес одной ошибки,38 8в-третьих, не нулевой вектор, неравный вектору общей проверки - длятех проверок, в которых содержатсядва из трех адресов ошибок, т.е. дваадреса ошибок содержат "1" в разрядах, соответствующих базисным разрядам проверок,в-четвертых,.вектор, равный вектору общей проверки - для тех проверок,которые включают каждый из трех адресов ошибки, т.е. эти адреса содержат "1" в разрядах, соответствуецихбазисным разряДам проверок. Векторлюбой из трех: ошибок не может равняться сумме трех векторов ошибок,так как сумма двух оставшихся векторов не равна нулю вспедствие того,что они различаются хотя бы в одном;разряде,. В соответствии с рассмотреннымизначениями частичные суммы образуютчетыре множества: 8, 81, Б, Б з.В первом и третьем случаях базисные разряды частичных проверок содержат "Оф,Во втором и четвертом случаяхбазисные разряды частичных провероксодержат "1".В случае трехкратной ошибки хотябы одно иэ множеств Я или 83Эне пусто,Если множество Б пусто, то мно 3жество Я в качестве своих элементтов содержитвсе три вектора (адреса) ошибок, которые можно выделитьвследствие их попарного неравенства.Если Яз не пусто, вектор однойиэ трех ошибок мсжнЬ найти сложением какого-либо из элементов множества 8 (значение которого представляет собой суммы пар векторов ошибок) с вектором общей проверки, содержащей сумму трех векторов ошибок.Вычитая полученный вектор однойиз ошибок из тех проверок, в которыеон входил, можно получить новое содержание множества всех проверок,которое соответствует случаю двойнойошибки.Процедура определения адресовдвойных ошибок описывалась выше.Рассмотренные случаи определяют четыре попарно раэличимьас и не пере/секающихся множества векторов проверок.Анализ принадлежности векторов частичных проверок, полученных в результате контрольного суммирования9 1100 к рассмотренным множествам, позволяет определить кратность ошибок (одиночная, двойная нли тройная), а также адреса всех одиночных, двойных и тройных ошибок. Анализ выполняется с помощью операций поиска и поразрядного сложения по модулю два, выполняемых в триггерах 5 и 6.Описываемое устройство работает в режимах начальной установки, "рабо О та", контроль.В режиме начальной установки в накопитель 1., в триггеры 5 и 6 записывается код "0", для чего на входы 1 О подается последовательность ад ресов и производится запись кода "0". После этого реализуется операция "поиск - запись "0" по всем триггерам 5 и 6,В режиме "Работа" производится О запись и считыванке внешней информации на входах 14 и выходах в накопитель 1. Если сумма по модулю два записываемой и считываемой информации по некоторому адресу равна единице 25 на выходе 26 сумматора 2, то производится запись кода со входов 10 в те группы триггеров 5 и 6, которым соответствуют "1" в коде адреса. При этом элементы И 3, 4 открыты, на ЗО входы 11 поданы сигналы , а на входы 18 - код "0", тем самым в Ь-н 1) триггерах 5 и 6 накапливается значение вектора полной проверки. При равенстве записываемых в накопитель 1 и считываемых кодов сигнал на 1 выходе 26 равен "0". Запись в триггеры 5 и 6 не производится, сигналы на входах 11, 12 и 2 1 равны "0". При операции чтение из накопителя 1 4 О запись в триггеры 5 и 6 не производитсяПредполагается, что накопитель 1 выполняет две операции: "Считывание" и Считывание - запись", Над информацией, содержащейся в триггерах 5 и 6,"5 выполняются адресные операции ("Считывание", "Запись") и ассоциативные операции (" Поиск-ответ", "Поиск-считывание", "Поиск-записьф).Вид операции определяется значе нием "0" или сигнала признака "Запись-чтение" на входе 20, сигнала на входе 21, сигнала признака "Поиск" на входе 19, сигнала разрешения выборки на входе 12. 55При адресных операциях значения сигнала "Поиск" на входе 19 равно "0", при ассоциативных - "1" 638 1 ОАдрес, по которому производится обращение к накопителю 1, подается на входы 10, а коды чисел - на входы 14 и выходы 15 соответственно. Коды, хранящиеся в накопителе 1, считываются на выходы 15 при каждом обращении по входу 13.Выборка групп триггеров 5 и 6 мо жет быть групповой или одиночной при операциях "Запись" или "Поиск- запись" и одиночной - при операции "Чтение", "Поиск-считывание".При адресных операциях это обеспечивается соответствующим выбором кода адреса на входах 10, 11, который поступает на входы триггеров 5 и 6 через элементы И 3,4, открытые сигналом на входе 12. Код информации, записываемой в триггеры 5 н 6, поступает на входы 10 и 18 выбранной группы триггеров 5 и 6.Записываемая информация складывается по модулю два с хранимой в триггерах 5 и 6, в которых остается сумма.Запись в любом разряде может быть маскирована сигналов на входах 27 блоков 7, поступающим по выходу 17, используемому также и для вывода информации во внешнее устройство (ЭВМ) при операции "Считывание". При операции "Запись" триггеры 5 и 6, которые связаны со входами 10, 18 базисных разрядов и входят в старшие разряды групп триггеров 5 и 6, информационно дублируют триггеры 5 и 6 базисных разрядов.При операции "Поиск-ответ," код поиска подается ка выходы 17.Сигналы совпаденкя при поиске образуются блоками 7, поступают на входы 9 и анализируются блоком 8.При наличии хотя бы одного совпадения кода в триггерах 5 или 6 и кода на выходах 17 блоком 8 выдается сигнал "1" на выход 24, а прн отсутствии совпадения - ф 0".При операции "Поиск-запись", определяемой управляющими сигналами на входах 22, 23, блоком 8 одновременно активизируются для записи те из выходов 1 б, на которые проходят сигналы совпадения со входом 9 (фиг, 2); выработанные блоками 7 в процессе поиска.При операции "Поиск-чтение" те выходы 16, на которые поступают через блок 8 сигналы совпадения с вы11 1100ходов блоков 7, возбуждаются для считывания последовательно.Считываемый из выбранной блоком 8по выходу 16 группы триггеров 5 или6 код передается на выход 17, 5Рассмотрим работу блока 8 при ассоциативных операциях.При операции "Поиск-ответ" навход 19 (фиг, 2) подается сигнал "1",в результате чего элемент ИЛИ 28 формирует сигнал "1" на выходе 24 приналичии хотя бы одного сигнала совпадения на входах 9,Сигнал "1" на выходе 25 формируется элементом И 35 при наличии 5совпадения на всех входах 9.Состояние входов 9 запоминаетсяв триггерах 30.При операции "Поиск-запись" информация из триггеров 30 через элементы И-ИЛИ 29 передается на выходы 16,на входе элемента И 31 формируетсясигнал "1" при наличии сигнала "1"на. входе 2 1 и сигнала "0" на входе 20, что обеспечивает групповую 25запись информации в триггеры 5 и 6(фиг. 1) в соответствии с кодом информации, содержащейся в триггерах 30.При операции "Поиск-считывание" сигнал "1" на выходе элемента И 32, Зб образунщийся при сигналах "1" на входах 20 и 21, проходит до того из элементов И 33, который соответствует триггеру 30, находящемуся в состоянии "1", что обеспечивает сиг нал "1" на выходах этого элемента И 33, соответствующего ему элемента И-ИЛИ 29 и на соответствующем из выходов 16, что обеспечивает выборку информации из соответствующей 4 О группы триггеров 5 или 6,При адресных операциях сигнал "0" навходе 21 блокирует активизацию выходов 16 со стороны блока 8.Рассмотрим работу устройства В режиме контроля.Процедура контроля разделяется на два цикла:контрольного считывания информации из накопителя 1, 50анализа результатов контрольного суммирования.При контрольном считывании информации на входы 10 подается последовательность адресов накопителя 1, на 55 входы 11 - код "1", на входы 18 (в+1)-го и (е+2)-го триггеров 5 и 6 коды "0" и "1" соответственно, на 638 12вхоД 12 - код, равный значению сигнала на выходе 26,При сигнале "1" на выходе 26 производится запись в триггеры 5 и 6,выбранные кодом адресов на входах 10и 11 при открытых сигналом на входе 12 элементах И 3 и 4.Анализ результатов контрольногосуммирования производится следующимобразом,В режиме "Поиск-ответ" производится поиск нулевого кода триггеров 5и 6. При отсутствии ошибок состояние всех триггеров 5 и 6 - нулевое,и на выходах 24, 25 блоком 8 форми"руется сигнал "1".При наличии хотя бы одного нулевого слова в группах триггеров, 5 и 6на выходе 25 формируется сигнал "8". В этом случае в режиме ".Считывание"сигналом на входах 11 выбирается(в+2) группа триггеров 5 и 6 и ихсодержимое анализируется внешнимустройством (ЭВМ).Нулевое состояние группы триггеров 5 или 6 соответствует наличию четного количества ошибок при контрольном считывании информации из накопителя 1, эти ошибки не могут быть диагностированы устройством в общем случае.При ошибках кратностью до трех включительно состояние триггеров 5 и 6 - ненулевое.В этом случае нулевое значение старшего разряда в группе триггеров 5 и 6 соответствует двойной ошибке.Рассмотрим определение адресов двойной ошибки.Производится поиск "1" в (э+1)-м разряде группы триггеров 5 или 6 при массированных остальных разрядах в режиме "Поиск-считывание",РезульФат поиска (сигналы на входах 9) анализируется блоком 8, который обеспечивает выборку (считывание) информации из одной,из групп триггеров 5 или 6, имеющей "1" на выходе 17 в старшем разряде.Считанный код является. адресом одной из ошибок.Для определения адреса второй ошибки производятвычитание (поразрядное сложение по модулю два) считанного кода с информацией в (в+2) -й группе триггеров 5 или 6, которая13 1100является суммой векторов адресовдвух ошибок,Вычитание производится записьюсчитанного кода в (в+2)-ю группутриггеров 5,6, выбранную сигналои "1"на (в+2)-м входе 11 в режиме "Запись 1при открытых элементах И 3,4 сигналом "1" на входе 12. Результат вычитания является адресом второй ошибкии считывается на выходы 17. 10Если из (а+2)-й группы триггеров 5,6 считался код, старший разряд которого равен "1", то количество ошибокнечетно (одна илн три) и диагностирование производится следукщим образом.В (а+ 1)-х триггерах 5 и 6 содержатся единицы в тех группах в триггеров 5,6, которые содержат код "Офи код вектора полной проверки в щ(в+2)-х триггерах 5 и б, Для диагностирования производится поиск "0"запись "1" в (в+2)-х триггерах 5и 6 групп, причем "Поиск О" производится во всех группах триггеро 2 5 . 25и б (беэ маскирования) а запись 11 ффтолько в (в+1) -х триггерах групп,Затем производится поиск кода,считанного из всех триггеров 6(в+2)-й группы, кроме (в+1)-го триггера 6, который маскируется, и запись "1" в зависимости от результата поиска в (щ+2)-е триггеры 5 и 6тех групп, которые содержат код, равный коду (9+2)-й группы триггеРов 5,6 З 5Если в результате рассмотренныхопераций (в+1)-е триггеры 5 и 6 всехгрупп содержат единицы, ошибка является одиночной, ее адрес хранитсяв 51+2)-й группе, Информация в(в+1)-х триггерах 5 и б определяетсяоперацией "Поиск О".Если в Ь+1)-х триггерах 5 и бне содержатся нули, то блок 8 вырабатывает сигнал фО" на выходе 24,при наличии которого производитсясчитывание кода адреса одиночнойошибки на выходы 17 из (в+2)-й группы триггеров 5, б. В противоположномслучае на выходе 24 вырабатываетсясигнал 1 , что соответствует трехИ Н50о кратной ошибке.Диагностирование трехкратной ошибки производится следующим образом. Производится поиск групп триггеров 5 и 6, содержащих сумму адресовдвух ошибок. Достаточным признакомтаких групп триггеров 5, б являетсяг 638 14нулевое значение (н -в)-х триггеров 5н 6 (так как все содержащие нулигруппы триггеров 5 н 6 отмечены "1"в (в+1)-х триггеров 5 и 6 в результате предыдущих операций) .Поиск этих регистров производитсякак операция "Поиск О" в (ь-в) -хтриггерах 5 и 6 при маскированныхостальных триггерах 5 и б.Если блок 8 вырабатывает сигнал"О" на выходе 24, то векторы. кодовадресов ошибок ортогональны и могутбыть определены поиском групп триггеров 5 и 6содержащих адрес однойошибки, и считыванием элементовмножества.Признаком таких групп триггеров 5и 6 является значение "1" в ь -хтриггерах 5 и 6 при значении "0"в (в+1)-х триггерах 5 и 6. Множество групп триггеров 5 и 6, содержащихсумму трех ошибок н значение ф 1"в м-м триггере 5 (или 6), отмечено"1" в (а+1)-и триггере 5 (или 6) врезультате иредыдущих операций.Поиск этих групп триггеров 5 и босуществляется как операция "Поиск 1"в и-х и "Поиск О" в (в+1)-х триггерах 5 и 6 при маскированных остальных триггерах 5 и 6 и последующеесчитывание с выборкой от блока 8,что обеспечивает считывание кода адресалервой ошибки на выходы 17,Получение адресов второй и третьей ошибок обеспечивается режимом"Поиск-запись 1". Поиск производитсяна соответствие с кодом адреса первой ошибки.Запись производится в (в 1)-етриггеры 5 и 6 при маскировании остальных триггеров 5 и 6,Получение адреса второй и третьейошибок для образованного распределения информации в триггерах 5 и б производится аналогично рассмотреннымоперацияи считывания адреса первойошибки.Если после получения адреса второйошибки поиск группы триггеров 5 или6 с кодом адреса третьей ошибки дает результат "О" на выходе 24, кодадреса третьей ошибки нулевой, таккак этот адрее не может входить вчастичные проверки и его информацияконтролируется ь-ми триггерами 5,6 Отн 1) Ь+2)-х групп.Если блок 8 при поиске регистровс кодами множества Я вырабатывает315 11 сигнал ."1" на выходе 24, то адрес первой ошибки можно найти вычитани- ем (сложением по модулю два) элементов множества Б с суммой трех оши 22 бок (элементами множества Б з ), которая хранится в (в+1) и(в+2)-х группах триггеров 5,6 Для этого используются режимы "Поиск-считывание" элементов множества Я и запись его в (в+2)-ю группу тригге" ров 5,6.Поиск производится на соответствие с кодом, содержащим "0" в (а+1)-и (в+2)-м разрядах при маскировании остальных разрядов.Считанный блоком 8 код записывается в регистр (пн 2)-ю группу триг герон 5, 6 и образует код адреса первой ошибки как результат суммирования.Для определения адресов второй, и третьей ошибок предварительно по" лучают распределение информации в триггерах 5 и 6, соответствующее наличию двух ошибок (второй и третьей) в считанной из накопителя 1 информации.фДля этого код адреса первой ошибки, находящийся в (а+2)-й группе 1 00638 16триггеров 5,6, вычитают из тех проверок, в которых он присутствовал.Эта процедура обеспечивается режимом "Запись" в триггеры 5 и 6 при 5 подаче на входы 10 кода адреса первой ошибки, сигналов "1" на входы 11и 12, при этом (М 1)-е триггеры 5и 6 всех групп устанавливаются всостояние, "0 ф в режиме "Поиск 1" -10 запись фО" при маскированных остальных триггерах 5 и 6.Обработка нового распределенияинформации производится по приведенному алгоритму диагностирования двойной ошибки.Таким образом, предлагаемое устройство дает возможность диагностировать одиночные, двойные и тройные :ошибки за один цикл контроля, т.е. локализовать многократные сбои,.что повышает достоверность контроля и быстродействие устройства. Технико-экономическое преимущест 25 во предложенного устройства заключа; ется в его более высокой надежности,достигаемой повышением "достоверности контроля и быстродействия устройства по сравнению"с прототипом,