Косоусов

Номер патента: 1401598

Опубликовано: 07.06.1988

Авторы: Заболотный, Косоусов, Максимов, Петричкович

МПК: H03K 19/23

Метки: мажоритарный, управляемый, элемент

...узла 2 и с вторым прямым управляющим входом второго ключевого узла 7, второй информационный вход которого соединен с истоком п-транзистора первого ицвертора 12, исток р-тран зистора которого соединен с вторым ин.формационным входом первого ключевого узла 2. Выход первого инвертора 12 соединен с выходной шиной 14, стоками р- и и-транзисторов 15 и 6, истоки которых соединены соответственно со стока- З 5 ми четвертых р- и и-транзисторов 17 и 18, истоки которых соединены соответственно со стоками первых р- и п-транзисторов 4 и 9.Третья информационная шина 19 соединена с затворами третьих р- и п-транзисторов 15 4 г и 16. Затворы первых р- и п-транзисторов 4 и 9 соединены соответственно с второй 6 и с первой 1 управляющими шинами, затворы...

Номер патента: 1295512

Опубликовано: 07.03.1987

Авторы: Заболотный, Косоусов, Максимов, Петричкович

МПК: H03K 19/094

Метки: логический, элемент

...18, затворами третьего р-транзистора 10 и пятого и-транзистора 17 и третьей выходной шиной 21, сток пятого р-транзистора 12 соединен со стоком первого и- транзистора 6, стоками седьмого и- транзистора 19 и четвертой выходной50 шиной 22, исток седьмого и-транзистора 19 соединен со стоком второго п-транзистора 7 и истоком шестого и-транзистора 18, затвор седьмого и- транзистора 19 соединен с затворами55 шестого и четвертого и-транзисторов 18 и 16 и второго, шестого и седьмого р-транзисторов 4, 13 и 14, сток шестого р-транзистора 13 соединен со стоком четвертого р-транзистора 11 и истоком седьмого р-транзистора 14, сток которого соединен со стоками третьего р-транзистора 10 и пятого и-транзистора 17 и с первой выходной шиной...

Номер патента: 1287147

Опубликовано: 30.01.1987

Авторы: Заболотный, Косоусов, Максимов, Петричкович

МПК: G06F 7/50

Метки: переноса, сумматоре, узел, формирования

...транзисторы 6 и 11не препятствуют транзисторам 7 и 11соответственно Формировать на ихстоках логические уровни соответственно "1" и "0", При этом первый 13и второй 14 элементы НЕ формируютуровни соответственно 1 и 0, запирающие транзисторы 1 О и 4, Транзисторы 9 (если р, =0) или 3 (еслир, =1) Формируют на выходе 15 сигнал,инверсный сигналу, установленному навходе 20 переноса,Работа узла формирования переносав сумматоре иллюстрируется таблицейсостояний транзисторов и соответствующим этим состояниям логическимзначениям выхода 15 переносаТаким образом, узел Формированияпереноса в сумматоре реализует булеву функциюр=аЬ+ар +Ьргде а, Ь, р, - сигналы на входах 18,19 и 20 соответственно.Ф о р м у л а изобретенияУзел формирования переноса в...

Номер патента: 1278973

Опубликовано: 23.12.1986

Авторы: Заболотный, Косоусов, Максимов, Петричкович

МПК: G11C 7/00

Метки: блоков, импульсов, памяти, формирователь

...соответственно, Ф=О и Ф= 1. При этом открытые первый 1 и второй 2 транзисторы обеспечивают формирование в узлах А и В уровней, соответственно, Е и О. Закрытые пятый 5 и восьмой 8 транзисторы отключают выход 13 от шины 9 питания и общей шины 1 О, обеспечивая тем самым рассивное (третье) состояние выхода 13. Смена управляющего кода 01 на противоположный 1, 0 на входах, соответственно, 11 и 12 переводит схему в режим формирования предзаряда.В зависимости от состояния выхода 13 возможны два варианта переходного процесса:формирование предзаряда из нулевого состояния на выходе 13 - область 1 на фиг. 2; 55формирование предзаряда из единичного состояния на выходе 13 - область 11 на фиг. 2. В первом варианте переходного процесса открывающийся...

Номер патента: 1273996

Опубликовано: 30.11.1986

Авторы: Заболотный, Косоусов, Максимов, Петричкович, Филатов

МПК: G11C 7/00

Метки: блоков, импульсов, памяти, считывания, формирователь

...Е , транзистор первого 4 усилительного элемента не препятствует установлению низкого уровня в точке А транзистором третьего 3 элементапредзаряда, открытым высоким потенциалом на его затворе. При этом закрывающийся транзистор второго 2 элемента пред- заряда не препятствует Формированию высокого потенциала, равного напряжению Е, на входе инвертора 6, осу.ществляемому открытым транзистором первого 1 элемента предзаряда. Инвертор 6 Формирует низкий уровень на затворе транзистора второго усилительного элемента, переводя его в открытое состояние. Окончание переходных процессов в узлах схемы характеризуется отсутствием каналов сквоэнога тока - рассеиваемая мощность при этом определяется только токами утечки р-п переходов.В режиме формирования...

Номер патента: 1269123

Опубликовано: 07.11.1986

Авторы: Заболотный, Косоусов, Максимов, Петричкович, Якушев

МПК: G06F 7/50

Метки: переноса, сумматоре, узел, формирования

...имеющий прямой 7 и инверсный 8 управляющие входы. Элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 1 имеет прямой 9 и инверсный 10 входы, двунаправленный ключ 6 - информационный вход 11, соединенный с входом 12 переноса узла, выход 13 двунаправленного ключа соединен с выходом переноса узла, Кроме того, узел содержит МДП-транзисторы 14 и 15 соответственно р- и и-типа.Узел формирования переноса работает следующим образом.При поступлении на входы 4 (а,) и 5 (Ь, ) разрядов операндов раз,ных логических уровней на прямом 9 (с; ) и инверсном 10 (с;) выходах элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 1 устанавливаются уровни "1" и "0" соответственно, открывающие двунаправленный ключ 6, который пропускает информацию с входа 12 (р; ) входного переноса на выход 13 (р.,) узла....

Номер патента: 1261085

Опубликовано: 30.09.1986

Авторы: Косоусов, Максимов, Петричкович

МПК: H03K 3/353

Метки: д-триггер

...информации, Закрытые тразисторы 1 и 5 блокируют цепь установки триггера, воздействие на информационный вход 14 не вызывает реакции бистабильного кольца.В режиме записи информации на прямом 12 и инверсном 13 управляющих входах устанавливается код 01, обеспечивающий отпирание по затвору транзисторов 1 и 5, и запирание ключа 12. В случае записи в триггер противоположного хранимому кода, например логической "1, на информационном входе 14 устанавливается логическая "1".Таким образом в начальной ста - дии переходного процесса триггер хар;1 ктериэуется наличием открытых транзисторов 1,3,5,6,8 и закрытых транзисторов 2,4,7 и двунаправленного ключа 15. В результате этого емкость инверсного плеча 9 триггера разряжается от уровня высокого...

Номер патента: 1226527

Опубликовано: 23.04.1986

Авторы: Косоусов, Максимов, Петричкович, Филатов

МПК: G11C 7/00, H03K 5/00

Метки: импульсов, формирователь

...третий 3 и открытый девятый 9 транзисторы обеспечивают формирование логического нуля в узле А, закрывающего четвертый транзистор 4. В случае, если ЬБУ , что имеет место при выполнении условияЕ 1 п 2 ф оо четвертый транзистор 4 закрываетсяпо подложке и потенциал узла Й неизменяется.Таким образом, в результате воздействия управляющих сигналов Ф=1, Ф=О на выходе 15 сформирован импульсо подзаряда, амплитуда которого Ь Ц находится в пределах 0 с ьПЕ, причем в схеме отсутствуют сквозные токи, а выход 15 отключен от шин 11 питания и общей шины 12 закрытыми четвертым 4 и шестым 6 транзисторами. Последуюшее изменение состояния управляющих .входов 13 и 14 на противоположное, соответственно Ф=О и Ф=1 обеспечивает сохранение уровня напряожения...

Номер патента: 1223349

Опубликовано: 07.04.1986

Авторы: Косоусов, Максимов, Петричкович, Филатов

МПК: H03K 3/353

Метки: мпд-транзисторах, триггер

...исток которого соединен с входом четвертого инвертора 14 и с инверсным тактирующим входом 7, а затвор - с выходом четвертого инвертора 14.Триггер на МДП-транзисторах работает следующим образом.При наличии на прямом и инверсном тактирующих входах 5 и 7, комбинации сигналов 10, ключ 3 закрыт, на выходах инверторов 13 и 14 комбинация сигналов 01, транзисторы 15 и 16, следовательно, открыты и бистабильная схема, составленная инверторами1 н 2, сохраняет информацию. Предположим, что на входе инверторауровень логического нуля, а на информационном входе 8 - уровень логи 5 ческой единицы, что соответствует режиму записи в триггер единичногоуровня при наличии на прямом и инверсном тактирующих входах 5 и 7 комбинации сигналов 01, тогда...

Номер патента: 1138929

Опубликовано: 07.02.1985

Авторы: Косоусов, Максимов, Петричкович

МПК: H03K 3/286

Метки: триггер

...схемах ВЯ-триггера (фиг. -3) первый 1 и второй .50 2 инверторы с перекрестными связями образуют бистабильную триггерную ячейку. К входу каждого из этих инверторов подключен сток соответст. венно первого 3 и второго 4 МДП-транзисторов. На фиг. 1 и 3 первый 3 и второй 4 МДП-транзисторы - и -типа проводимости, на фиг. 2 в ,р-типа проводимости. Истоки этих МДП-транзис, торов подключены к общей шине 5 (фиг. 1 и 3).либо к шине б питания (фиг, 2). Затвор каждого из МДП-транзисторов 3 и 4 подключен соответст- венно к первому 7 и второму 8 установочным вкодам.На фиг, 1 и 3 первый вывод питания каждого из инверторов 1 и 2 подключен к шине питания, а второй вывод питания - соответственно к первому установочному входу 7 и второму...

Номер патента: 1123056

Опубликовано: 07.11.1984

Авторы: Косоусов, Максимов, Петричкович

МПК: G11C 7/00, H03K 5/00

Метки: импульсов, формирователь

...является снижение потребляемой мощности формирователя импульсов.Поставленная цель достигается . тем,что .в формирователь импульсов, содержаний первый и второй МДП-транзисторы и -тина проводимости, третий МДП-транзистор р-типа проводимости.шину питания и шину нулевого потен 056 2тый и пятый МДП-транзисторы И -типа проводимости, причем исток третьего МДП"транзистора р -типа проводимости соединен с шиной питания,а, затвор - с затвором первого МДП-транзистора П-типа проводимости, истоки четвертого и пятого МДП-транзисторов и -типа проводимости подключены к шине нулевого потенциала, затвор четвертого МДП-транзистора и-типа проводимости является вторым управлякпцим входом устройства, сток четвертого. МДП- транзистора и-типа...

Номер патента: 1098035

Опубликовано: 15.06.1984

Авторы: Косоусов, Максимов, Петричкович

МПК: G11C 11/40

Метки: варианты, его, запоминающее

...и исток второго установочных транзисторов соединенсы с шиной считывания, зат- воры первого установочного транзистора и первых зарядных транзисторов каж098035 4торах 6, истоки которых полк:гючеил ьшине 1 питания, стоки - к соотвегствующим шинам 5 (фиг.1), а транзисторы 3 выполнены Р -канагьными, либо на и -канальных транзисторах 6,5истоки которых подключены к шине 17,при этом транзисторы 3 выполнень 1г 1 -канальными.Предложенное устройство работаетследующим образом.Когда накопитель 2 организован нар -канальных транзисторах 6, на ихзатворы поданы соответствующие управляющие сигналы с дешифратора 11.В режиме хранения на шинах 15 и 14установлены логические уровни "0"и "1" соответственно, выходы дешифратора 11 установлены в единичное...

Номер патента: 1091315

Опубликовано: 07.05.1984

Авторы: Косоусов, Максимов, Петричкович

МПК: H03K 3/286

Метки: триггер

...5 и второму 6 установочным входам, исток первого МЛП-транзистора 3 подключен к шине 7 питания, а сток - к выходу инвертора 1, исток второго транзистора 4 подключен к первому установочному входу 5, а его сток - к входу инвертораЙВ-триггер работает слепующим образом.При записи в ЙЯ-триггер логической единицы, если бистабильная схема,состоящая из первого 1 и второго 2 инверторов, хранит предыдущее состояние логического нуля (т.е. на выходе первого инвертора 1 Я) уровень логиче кого нуля, а на выходе второго ,инвертора 2 Я) уровень логической единицы), уровень логического нуля на первом установочном входе 5(Б) открывает первый МДП-транзистор 3 и уровень логической единицы с шины 7 питания через открытый первый МДП-транзистор 3 переводит...

Номер патента: 1069167

Опубликовано: 23.01.1984

Авторы: Косоусов, Максимов, Петричкович

МПК: H03K 19/094

Метки: мажоритарный, управляемый, элемент

...шины первого прямого ипервого инверсного сигналов управления, к которым подключены соответственно затворы первого и второгокоммутирующих транзисторов, введены третий, четвертый коммутирующиеи шестой информационные транзисторып-типа, последовательно включенныемежду выходной и общей шинами, пятый, шестой коммутирующие и шестойнагрузочные транзисторы р-типа, последовательно включенные между выходной шиной и шиной источника питания, параллельно второму, пятомунагрузочным и второму, пятому информационным транзисторам включенысоответственно первый, второйр-типа и третий, четвертый в-типаблокирующие транзисторы, истокиседьмого р-типа и восьмого в-типакоммутирующих транзисторов соединены с выходной шиной, а стоки подключены...

Номер патента: 1051721

Опубликовано: 30.10.1983

Авторы: Косоусов, Максимов, Петричкович

МПК: H03K 19/094

Метки: состояниями, тремя, элемент

...и с инверсным управляющим вхо. дом элемента соответственно, стоки этих.транзисторов подключены к затво. рам ИДП-транзисторов ри и- типа двухтактного инвертора.На чертеже представлена электричео. кая принципиальная схема устройства,Устройство содержит двухтактный инвертор 1 на комплиментарной паре МДП- .транзисторов 2 и 3 включен между шиной 4 питания и общей шиной 5, двунаправленный ключ 6, включен между входами двухтактного инвертюра 1, затворы МДП-транзисторов и -типа, 7 ир-типа 8 соединены и подключены к информационному входу 9 элемента, исток транзистора 1-типа 7.соединен с его подложкой и с прямым управляющим уводом 10 элемента, а его сток - с затвором транзистора)-типа 2 двухтактного инвертора 1.Исток транзистора р -гипа 8...

Номер патента: 1034191

Опубликовано: 07.08.1983

Авторы: Косоусов, Максимов, Петричкович

МПК: H03K 19/23

Метки: комплементарных, махоритарный, мдп, транзисторах, управляемый, элемент

...и 4, при этом параллельно транзистору 3 подключен третий-канальный транзистор 5.Вторая ветвь содержит последовательно включенные И -канальные чет-. вертый и пятый транзисторы б и 7 и шестой й-канальный транзистор 8, подключенный параллельно пятому транзистору 7, и включена между выНедостатком элемента являетсянизкое быстродействие, обусловленноебольшой паразитной емкостью выходной шины, образуемой стоками шестиМДП-транзисторов.Цель изобретения - повышениебыстродействия управляемого мажори-тарного элемента.Для достижения поставленной целив управляемом мажоритарном элементе 10 на комплементарных МДП-транзисторах,содержащем первую ветвь, включенную между шиной питания и выходнойшиной и состоящую из последовательно включенных первого и...

Номер патента: 1008909

Опубликовано: 30.03.1983

Авторы: Косоусов, Максимов, Петричкович

МПК: H03K 19/017

Метки: мдп-транзисторах, полусумматор

...- повышение быстродействия устройства.Поставленная цель достигаетсятем,что в полусумматор на МДП-транзисторах, содержащий первый, второй,третий и четвертый МДП-транзисторыР-типа и пятый, шестой, седьмой ивосьмой МДП-транзисторы П -типа, приэтом стоки первого третьего и цетвер 10 того транзисторов подключены соответственно к стокам пятого, шестого иседьмого транзисторов, сток второготранзистора подключен к первой выходной шине, затворы первого и пято 5 го транзисторов подклюцены к первойвходной шине, четвертого и седьмогок второй, третьего и шестого - к стокам четвертого и седьмого транзисторов, исток второго транзистора подклю 20 чен к истоку третьего транзистора, аисток четвертого - к шине питания,введен девятый ИДП-транзистоо,...

Номер патента: 997251

Опубликовано: 15.02.1983

Авторы: Косоусов, Максимов, Петричкович

МПК: H03K 19/08

Метки: «импликация», логический, элемент

...к третьей входной шине, а исток подключен к второй входной шине.На чертеже представлена принципи" альная схема логического элемента ,фИмпликацияф.Устройство со ерой ИДП-транэист и 2,третий ИДП-транз -т р ни ме О рвый и вто997251 Формула изобретения Составитель В,ШагуринМ.Товтин Техред М,Гергель Корректор А.Дзят Редак 59/78 ВНИИПИ Гос по делам 113035, Мо ираж 934арственнозобретенива, Ж,Подписноео комитета СССРи открытийРаушская наб., д. 4/ ак Филиал ППП Патент, гУжгород, ул. Проектная,вую, вторую и третью входные шины 4-6 и выходную шину 7, затворы МДП- транзисторов 1 и 2 объединены и подключены к первой входной шине 4, их стоки объединены со стоком МДП-транзистора 3 и подключены к выходной шине 7. Исток МДП-транзисторов 1 и затвор...

Номер патента: 993479

Опубликовано: 30.01.1983

Авторы: Косоусов, Максимов, Назаров, Петричкович

МПК: H03K 19/23

Метки: мажоритарный, управляемый, элемент

...второго 2 МДП-транзисторов, стоки седьмого 7 и. восьмого 8 - соответственно со стоком третьего 3 и истокомчетвертого 4, выходы инвертаровподключены к выходу 14 элемента,входы первого 9 и третьего 11 инверторов соединены с первым информационным входом 15, затворы первого 1,третьего 3 МДП-транзисторов и входвторого инвертора 10 с вторым 16,затворы второго 2 и четвертого 4МДП-транзисторов - с третьим 17,затворы шестого и седьмого 7 МДПтранзисторов соединены с инверсным18 управляющим входом, затворы пятого 5 и восьмого 8 - с прямым 19,Инверторы выполнены на МДП-транзисторах р-типа 20 - 22 и МДП-транзисторах п-типа 23 - 25,Управляемый мажоритарный элемент.работает следующим образом,5 10 15 20 25 ЗО 35 40 45 50 55 60 65 При наличии логической...

Номер патента: 983981

Опубликовано: 23.12.1982

Авторы: Косоусов, Максимов, Петричкович

МПК: H03K 3/00

Метки: генератора, резервированного

...схема устройства контроля резе рвированного генератора; на фиг. 2 - временные диаграммы.Устройство содеркит двухвходовойуправляемый генератор 1 стробируюшихимпулыов, к выходу которого подключенсчетный вход накопителя 2 импульсов,а входы генератора 1 и входы элементаИСКЛЮЧАЮШЕЕ НЕ-ИЛИ 3 подключеных опорному 4 и контрспируемому 5 входамустройства, выход элемента ИСКЛЮЧАЮьШЕЕ НЕ-ИЛИ 3 соединен с обнуляющимвходом накопителя 2 импульсов, а выходнакопителя 2 является выходом 6 устройства контроля резервированного генераторраэ40Устройство контроля резервированногогенератора работает следующим образом; .При совпадении сигналов на опорном4 и контролируемом 5 входах устройствана выходе элемента ИСКЛЮЧАЮШЕЕ НЕ 45ИЛИ 3 появляется сигнал...

Номер патента: 951707

Опубликовано: 15.08.1982

Авторы: Косоусов, Максимов, Петричкович

МПК: H03K 19/017

Метки: логический, элемент

...то открыты транзисторы 3 и 9, и потенциап шины 8 формирует на выходной шине сигнал 5 соответствующий1 погической единице.Таким образом, функционирование погического эпемента И соответствует спедуюшей табцице 0 00 0020 На чертеже представпена эпектрическая принципиапьная схема устройства.Устройство содержит первый инвертор 1, выпопненный на комппементарной паре МДП-транзисторов 2 и 3, включенный между шиной литания 4 и обшей шиной 5. 5 Вход инвертора 1 подключен к первой входной шине 6, а выход - к входу второго инвертора 7, включенного между второй входной шиной 8 и шиной 6 и выпопненного на комплементарной паре МДП- З 0 транзисторов,9 и 10, Выход инвертора 7 подключен к выходной шине 11 и к стоку И-канапьного МДП-транзистора...

Номер патента: 725235

Опубликовано: 30.03.1980

Авторы: Герасимов, Кармазинский, Косоусов, Максимов, Филатов

МПК: H03K 19/08

Метки: состояниями, тремя, элемент

...подключены к информационной шине8, первый инвертор 9 включен междушиной 2 и входом. б, выход его подключен ковходу 7, а вход - к шине пря"мого управляющего сигнала 10, второй иннертор 11 включен между входом7 и шиной 3, выход его подключен ковходу б, а вход - к шине инверсногоуправляющего сигнала 12, Выход инвертора 1 является выходом элемента 13,Элемент работает следующим образом,В исходном состоянии (режим хранения для ЗУ) на шины 10 и 12 поступают соответственно логические0и1 , на выходе первого инвертора 9 устанавливается логическаяф 1 ,на выходе второго иннертора 11 - ло гический0В результате чего,независимо от значения сигнала на инФормационной шине 8, оба транзисторавыходного днухтактного инвертора 1закрыты и на его выходе...