Запоминающее устройство

Номер патента: 1104582

Авторы: Кузнецов, Хлюнев

ZIP архив

Текст

,ЯО 1104582 зш б 11 С 11/00 ОПИСАНИЕ ИЗОБРЕТЕНИЯ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(54) (57) ЗАПОМИНАЮЩЕЕ УСТРОЛСТВО, содержащее накопитель, адресные входы которого соединены с выходом дешифратора адреса, входы которого подключены к выходам первого регистра адреса, усилители считывания, входы которых соединены с разрядными выходами накопителя, а выходы - с одними из входов коммутатора и информационными входами регистра регенерации, выходы которого подключены к входам записи накопителя, блок управления, входы которого соединены с выходами второго регистра адреса, а выходыс управляющими входами коммутатора, выходы которого являются выходами устройства, отличаюшееся тем, что, с целью упрощения устройства, в него введены дешифратор номера корректируемого слова, триггер записи единиц, триггер записи нулей, триггер режима коррекции и триггеры номера корректируемого слова, выходы которых подключены к информационным входам дешифратора номера корректируемого слова, управляющий вход которого соединен с выходом триггера режима коррекции, причем выходы триггера записи единиц, триггера записи нулей и дешифратора номера корректируемого слова подключены соответственно к управляющим входам ретистра регенерации, входы коррекции которого соединены с выходами коммутатора, ЕФ другие входы которого являются информационными входами устройства, управляющими входами которого являются входы триггеров записи единиц, записи нулей, режима коррекции и номера корректируемого слова.04582 51015 20 1Изобретение относится к вычислительной технике и может быть использовано в вычислительных устройствах и системах обработки информации.Известно устройство, которое содержит дешифратор адреса, входы которого соединены с регистром адреса, накопитель, первая группа входов записи которого соединена с первой группой выходов регистра регенерации, блок усилителей считывания, первая группа выходов которого соединена с первой группой входов регистра регенерации и адреса слова, соединенный с первыми входами блока управления, обладающая избытком оборудования 1.Недостатком этого устройства является сложность.Наиболее близким техническим решением к изобретению является запоминающее устройство, содержащее дешифратор адреса, входы которого соединены с регистром адреса, накопитель, первая группа входов записи которого соединена с первой группой регистра регенерации, блок усилителей считывания, первая группа выходов которого соединена с информационными входами блока ключей коммутации, выходы которого соединены с первой группой входов регистра регенерации и регистр адреса слова, вторая группа входов регистра регенерации соединена с выходом регистра адреса слова, вторая группа выходов блока усилителей считывания соединена со вторыми входами блока управления, выходы которого подключены к управляющим входам блока ключей коммутации, а вторая группа выходов регистра регенерации соединена со второй группой входов записи накопителя 2.Недостатком известного устройства является избыток оборудования, обусловленный необходимостью хранить в накопителе указатель положения информации в ячейке памяти, и отсутствие возможности менять информацию отдельного элементарного слова без предварительной обработки информации вне запоминающего устройства. Целью изобретения является упрощениеустройства. Поставленная цель достигается тем, что в запоминающее устройство, содержащее накопитель, адресные входы которого соединены с выходом дешифратора адреса, входы которого подключены к выходам первого регистра адреса, усилители считывания, входы которых соединены с разрядными выходами накопителя, а выходы - с одними из входов коммутатора и информационными входами регистра регенерации, выходы которого подключены к входам записи накопителя, блок управления, входы которого соединены с выходами второго регистра адреса, а выходы - с управляющими входами коммутатора, выходы кото 25 30 35 40 45 50 55 рого являются выходами устройства, введены дешифратор номера корректируемого слова, триггер записи единиц, триггер записи нулей, триггер режима коррекции и триггеры номера корректируемого слова, выходы которых подключены к информационным входам дешифратора номера корректируемого слова, управляющий вход которого соединен с выходом триггера режима коррекции, причем выходы триггера записи единиц, триггера записи нулей и дешифратора номера корректируемого слова подключены соответственно к управляющим входам регистра регенерации, входы коррекции которого соединены с выходами коммутатора, другие входы которого являются информационными входами устройства, управляющими входами которого являются входы триггеров записи единиц, записи нулей, режима коррекции и номера корректируемого слова. На чертеже приведена функциональная схема предлагаемого запоминающего устройства. Устройство содержит накопитель 1, дешифратор 2 адреса, первый регистр 3 адреса, усилители 4 считывания, коммутатор 5, блок 6 управления, второй регистр 7 адреса, регистр 8 регенерации.На чертеже обозначены выходы 9 и информационные входы 10 устройства, управляющие входы 11 коммутатора. Устройство содержит также триггер 12 записи единиц, триггер 13 записи нулей, триггер 14 режима коррекции и триггеры 15 номера корректируемого слова.На чертеже обозначены также управляющие входы 16 устройства. Устройство содержит дешифратор 17 номера корректируемого слова,Устройство работает следующим образом.Адрес выбираемого слова состоит из адреса ячейки накопителя 1 и адреса слова в ячейке. Адрес ячейки из регистра 3 поступает в дешифратор 2 для выборки всей группы из К элементарных слов (где К - целое число). Адрес слова в ячейке из регистра 7 поступает на входы блока 6. Считанная информация, состоящая из К элементарных слов, с выходов усилителей 4 поступает на первые информационные входы регистра 8 и на одни из входов коммутатора 5. На каждый из выходов 9 коммутатор 5 пропускает только ту группу из гй разрядов, номер которой определен управляющим сигналом на выходе 11 блока 6, при этом с выходов коммутатора 5 на выходы 9 устройства поступает информация с циклическим сдвигом нагп разрядов (где 3 =0,1,2 К- номер, гп - число разрядов элементарного слова). В результате на выходах 9 устройства информации принимает вид, необходимый для дальнейшего использования, а содержимое ячейки нако1104582 ставитель Т. Заицевахред И. Верес Корректорраж 575 Подписнодарственного комитета СССРизобретений и открытийЖ - 35, Раушская наб., д.нт, г. Ужгород, ул. Проект Била Редактор Н. ДанкуличЗаказ 5028/39ВНИИ И Госуделамосква,Пате 4/5ная, 4 113035,влиял ППпителя 1 после регенерации остается без изменения.В режиме коррекции информации К-го элементарного слова на входы триггеров 15 поступает информация, определяющая номер корректируемого слов а, а триггер 14 устанавливается в единицу. Со входов 10 корректирующая информация поступает на другие входы коммутатора 5. С выходов блока 6 на входы 11 коммутатора 5 поступают сигналы, определяющие коммутацию корректирующего слова.Одновременно происходит считывание корректируемой группы элементарных слов из накопителя 1 и поступление ее на первые информационные входы регистра 8 регенерации,С выходов коммутатора 5 на входы коррекции регистра 8 поступает корректирующее слово. Управляющий сигнал, поступающий по соответствующему выходу из дешифратора 17 на соответствующий управляющий вход регистра 8, разрешает прием с первого по-1 и с 1 + 1 по К-е элементарных слов с информационных входов регистра 8 и 1-го слова со входов коррекции регистра 8. С выходов последнего откорректированная информация поступает на входы записи накопителя 1,Если требуется записать в элементарныеслова с первого по (1-1)-ое и с (1+1)-го по К-е единицы или нули, то 1 устанавливается в единицу соответственно триг гер 12 или триггер 13 и на соответствующийуправляющий вход регистра 8 поступает сигнал записи единиц или нулей.Таким образом, предлагаемое изобретение позволяет корректировать хранимую информацию без предварительной обработки вне устройства и сократить объем оборудования за счет исключения необходимости хранить и воспроизводить в памяти указатель положения слов в ячейке.Технико-экономическое преимуществопредложенного устройства заключается в его упрощении по сравнению с известными.

Смотреть

Заявка

3559992, 28.02.1983

ПРЕДПРИЯТИЕ ПЯ В-8751

ХЛЮНЕВ АЛЕКСЕЙ ЛЕОНИДОВИЧ, КУЗНЕЦОВ АЛЕКСАНДР АЛЕКСЕЕВИЧ

МПК / Метки

МПК: G11C 11/00

Метки: запоминающее

Опубликовано: 23.07.1984

Код ссылки

<a href="https://patents.su/3-1104582-zapominayushhee-ustrojjstvo.html" target="_blank" rel="follow" title="База патентов СССР">Запоминающее устройство</a>

Похожие патенты