Запоминающее устройство с самоконтролем

(53) 681.327.6(088.8) ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ н тоСй 06 свиДЕТЛьСтВу(56) 1. Авторское свидетельство СССРВ 809402, кл. С 11 С 29/00, 1981. 2. Авторское свидетельство СССРФ 696545, кл. С 11 С 29/00, 1979(54) (57) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВОС САМОКОНТРОЛЕМ, содержащее блокпамяти, входы которого являютсяинформационными входами устройства,блок контроля, входы которого соединены с выходами блока памяти, а выход является первым контрольным выходом устройства, выходы блока памяти являются информационными выходами устройства, о т л и ч а ю щ е е с я тем, что, с целью упрощения устрой" ства,. в него введены первый н второй коммутаторы, блок управления, дополнительный блок памяти и сумматор по модулю два, причем информационные входы первого и второго коммутаторов подключены соответственно к входам и выходам блока памяти, вход блока управления является управляющим входом устройства, а выход подключен к управляющим входам коммутаторов, выход первого коммутатора подключен к входу дополнительного блока памяти выход которого соединен с первым входом сумматора по модулю два, второй вход которого подключен к выходу второго коммутатора, выход сумматора по модулю два является вторым контрольным выходом устройства.иИзобретение относится к запоми"нающим. устройствам, в частности кзапоминающим устройствам со встроенными аппаратными средствами контроляи отладки, и может быть использовано в качестве оперативной памяти ЭВМ.Известно оперативное запоминающее устройство с самоконтролем, содержащее блок памяти, счетчик, регистр, схему сравнения, элемент ИЛИ, 10блок управления, дешифратор, блоквентилей, мультиплексоры, блокииндикации 13,Однако это устрЪйство ориентирова.но на использование определенных тестовых последовательностей и не позволяет локализовать неисправности поошибкам, возникающим на произвольных псевдослучайных последовательностях. Это обстоятельство усложняет отладку блока. памяти.Известно запоминающее устройствос самоконтролем, содержащее блокипамяти, выходы которых подключены кпервым входам соответствующих блоковконтроля, блок формирования сигналаотказа, выходные и управляющие шины,блок задержки строба считывания и блоки поразрядного сравнения, входы которых подключены соответственно к вы-,хоДам блоков памяти, блоков контроляи блока задержки строба считываний,а выходы к выходным шинам и одним извходов блока формирования сигналаотказа, другие входы которого соеди 35иены с выходами блоков контроля, выходы блока Формирования сигнала отказа подключены соответственно к вторымвходам блоков контроля и одному иэвходов блока задержки строба считы 40вания, другой вход которого соединенс управляющей шиной 2 3. Недостатком устройства является его сложность.Цель изобретения - упрощение устройства.Указанная цель достигается тем, что в запоминающее устройство с самоконтролем, содержащее блок памяти, входы которого являются информационными входами устройства, блок контроля, входы которого соединены с вы-. ходами блока памяти, а выход является первым контрольным выходом устройства, выходы блока памяти являются 55 информационными выходами -устройства, введены первый и второй коммутаторы, блок управления, дополнительный блок памяти и сумматор по модулю два, причем. информационные входы первого и второго коммутаторов подключены соответственно к входам и выходам блока памяти, вход блока управления является управляющим входом устройства, а выход подключен к управляющим входам коммутаторов, выход первого коммутатора подключен к входу дополнительного блока памяти, выход которого соединен с первым входом сумматора по модулю два, вто- рой вход которого подключен к выходу второго коммутатора, выход сумматора по модулю два является вторым контрольным выходом устройства.На чертеже представлена структурная схема устройства.Устройство содержит блок памяти 1, блок контроля 2, первый и второй коммутаторы 3 и 4, блок управления 5, дополнительный блок памяти 6 и сумматор 7 по модулю два.Устройство работает следующим образом.В блок памяти записывается псевдослучайная последовательность слов, включающая как информационные разряды, так и соответствующие им, вычисленные ранее, контрольные разряды, например по модулю 3. Считываемая из . блока памяти 1 информация, поступает на выходы устройства, а также на входы блока контроля 2, сопоставляющего информационную и контрольную часть слов и вырабатывающего сигнал контроля у ( Х - "1 при наличии ошибки). В блоке управления 5, реализованном, например, в виде тумблерных переключателей, имеющих два положения "1" и "О, задается двоичный код Этот код поступает на адресные входы первого и второго коммутаторов 3 и 4, выбирающих при этом сигналы с входа и выхода 1 -го разряда блока памяти 1. С выхода первого коммутатора 3 сигнал заносится в одноразрядныйдополнительный блок памяти 6, устроенный подобно части блока памяти 1,хранящей один разряд. С выхода второго коммутатора 4 и выхода дополнительного блока памяти 6 сигналыпоступают на входы сумматора 7 помодулю два, вырабатывающего сигнал . проверки 1-го разряда блока памяти 1. Заданием различных кодов на адрес-.ные входы коммутаторов 3 и 4 опреде -1105944 Составитель О. КулаковРедактор Т. Веселова Техред М.Надь Корректор В. Гирняк Заказ 5605/41 Тираж 575ВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб., д. 4/5 Подписное Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4 ляются значения З для всех разрядов блока памяти 1 (при многократном повторении псевдослучайной поаледовательности). При этом, если йс"1, то неисправными разрядами блока памяти 1 являются те, для которых Э =1. Если ж = О, а у= 1 хотя бы для одного разряда блока памяти 1, то неисправ. -ным является дополнительный блокпамяти 6,Данное устройство позволяет локализовать неисправности с использованием для этой цели значительно меньшего обьема памяти, что ока. зывается важным в задачах обеспе. -чения эффективной локализации неисправностей при ограниченных затраютах оборудования.