Полупостоянное запоминающее устройство

СОЮЗ СОВЕТСКИХОВИЛЮаепжииРЕСПУБЛИК 09 (И) др 6 11 С 11/00 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙОПИСАНИЕ ИЗОБРЕТЕНИ АВТОРСКОМУ СВИДЕ ними а ю- в(71) Московский ордена ТрудовогоКрасного Знамени текстильный институт им. А,Н.Косыгина(56) 1. Авторское свидетельство СССРВ 824304, кл. 6 11 С 11/00, 1979,2. Авторское свидетельство СССРВ 809369, кл. Ь 11 С 11/00, 1979(54)(57) ПОЛУПОСТОЯННОЕ ЗАПОМИНАЮЩЕЕУСТРОЙСТВО, содержащее основной идополнительные накопители, соединенные с формирователями адресныхтоков и формирователями разрядныхтоков, одни из входов которых соединены с одними из выходов регистрачисла, основные усилители считывания, первые входы которых подключены к выходам основного накопителя, а выходы - к первому входурегистра числа, дополнительные усилители считывания, входы которыхсоединены с выходами дополнительных накопителей, причем другой выходрегистра числа и другие входы формирователей разрядных токов, входыформирователей адресных токов, вторые входы регистра числа и основныхусилителей считывания являются соответственно одним из выходов и од из входов устройства, о т л и ч щ е е с я тем, что, с целью повыщения надежности устройства,него введены формирователи сигиэлементы ИЛИ, триггер, элемент И,элемент НЕ и два ограничителя уровня сигналов, вход одного из которыхподключен к выходу первого дополнительного усилителя считывания, авыход - к входу первого формирователя сигналов, выход которого соединен с одним из входов первого элемента ИЛИ, другой вход которого соединен с выходом второго формирователя сигналов, вход которого соединен с выходом другого ограничителяуровня сигналов, вход которогочерез элемент НЕ подключен к выходувторого дополнительного усилителя считывания, выход первого элемента ИЛИ подключен к входу третьего формирователя сигналов и первому входу второго элемента ИЛИ, выход которо го соединен с первым входом триггера, выход которого подключен к первому входу элемента И, выход которого соединен с третьим входом регистра числа, причем выход третьего формирователя сигналов и вторыевходь второго элемента ИЛИ, триггера и эле мента И являются соответственно другими выходом и входами устройстваИзобретение относится к вычислительной технике, в частности к запоминающим устройствамИзвестно полупостоянное запоминающее устройство, содержащее накопитель, соединенный с адресными иразрядными формирователями токов и с входами усилителей считывания, источники эталонных сигналов, подключенные к линейным усилителям, кодо вую шину, соединенную с входами формирователей адресных и разрядных токов, с входом и выходом числового регистра, подключенного к формирователям разрядных токов и к выходам 15 усилителей считывания 111.Недостаток этого устройства заключается в том, что в нем отсутствуют блоки й элементы, позволяющие повысить информационную надежность уст ройства за счет организации автоматического определения степени разру.шения информации в запоминающих элементах, например построенных на основе трансфлюксоров, ферритовых 35 пластин, биаксов и т,д.Наиболее близким техническим решением к изобретению является устройство, содержащее накопитель, подключенный к формирователям токов и к ЗО усилителям считывания, соединенным с числовым регистром, и включающий в себя источники эталонных сигналов, кодовую шину, соединенную с числовым регистром, с усилители считывания и с формирователями адресных и разрядных токов 123.Однако в этом устройстве не предусмотрено автоматическое определение степени разрушения информации, 4 О что снижает информационную надежность устройства из-за изменения условий считывания.Цель изобретения - повышение надежности устройства за счет обеспе чения возможности контроля степени разрушения записанной в устройстве информации.Поставленная цель достигается тем, что в полупостоянное запоминаю.50 щее устройство, содержащее основной и дополнительные накопители, соединенные с формирователями адресных токов и формирователями разрядных токов, одни из входов которых соеди иены с одними из выходов регистра числа, основные усилители считывания, первые входы которых подклюцены к выходам осногного накопителя, а выходы - к первому входу регистра числа, дополнительные усилители считывания, входы которыХ соединены с выходами дополнительных накопителей, причем другой выхол регистра числа и другие входы Формирователей разрядных токов, входы Формирователей адресных токов, вторые входы регистра числа и основных усилителей считывания являются соответственно одним из выходов и одними из входов устройства, введены формирователи сигналов, элементы ИЛИ, триггер, элемент И, элемент НЕ и два ограничителя уровня сигналов, вход одного из которых подключен к выходу первого дополнительного усилителя считывания, а выход - к входу первого формирователя сигналов, выход которого соединен с одним из входов первого элемента ИЛИ, другой вход которого соединен с выходом второго формирователя сигналов, вход которого соединен с выходом другого ограничителя уровня сигналов, вход которого через элемент НЕ подключен к выходу второго дополнительного усилителя считывания, выход первого элемента ИЛИ подключен к входу третьего формирователя сигналов и первому входу второго элемента ИЛИ, выход которого соединен с первым входом триггера, выход которого подключен к первому входу элемента И, выход которого соединен с третьим входом регистра числа, причем выход третье- го формирователя сигналов и вторые входы второго элемента ИЛИ, триггера и элемента И являются соответственно другими выходом и входами устройства.На чертеже изображена структурнаясхема полупостоянного запоминающегоустройства,Устройство содержит основнойнакопитель 1, дополнительные накопители 2, формирователи адресных 3и разрядных 4 токов, основные усилители 5 считывания, регистр 6 числа,имеющий выход 7, элемент И 8, триггер 9, первый 10 и второй 11 элементы ИЛИ, ограничители 12 уровня сигналов, дополнительные усилители 13считывания, представляющие линейныеусилители, элемент НЕ 14, первый 15,второй 16 и третий 17 формирователисигналов.Устройство работает следующим образом.При считывании срабатывает один из формирователей 3 адресных токов и сигнал чтения из накопителя 1 пос- з тупает на первый вход соответствующего усилителя 5 считывания, на второй вход которого подается импульс строба, Одновременно поступает управляющий сигнал на триггер 9, за О счет которого на один из входов элемента И 8 подается разрешающий потенциал на передачу считанного числа в регистр 6, так как на другом его входе при считывании присутст вует разрешающий потенциал . Однако запись считанного числа регистр 6 может осуществлять при условии допустимой степени разрушения информации по данному адресу из-за много кратного считывания или из-за других причин. Для этого в запоминающий элемент одного из накопителей 2 при записи записывается эталонная"1", а в другой - эталонный 1 фОф. 25 При считывании эталонная "1" и эталонный "О" поступают на усилители 13. Затем усиленная эталонная "1" поступает на один из ограничителей 12, а усиленный эталонный "О" пода- Зо ется сначала на элемент НЕ 14, а затем - на другой ограничитель 12. Если эталонный сигнал "1" и эталонный сигнал "О" превзошли допустимую степень разрушения, то с выходов фор-З мирователя 15 и формирователя 16 на первый элемент ИЛИ 10 подается один или два управляющих сигнала. Затем сигнал управления подается на вход третьего формирователя 17 и 40 на один из входов второго элемента ИЛИ 11. С выхода третьего формирователя 17 подается сигнал на выходустройства, который Фиксирует недос"товерность информации . Одновременноза счет сигнала с выхода второго элемента ИЛИ 11 перебрасывается триггер9 в противоположное состояние, кото"рое снимает разрешающий потенциалс элемента И 8, за счет этого запись,информации с усилителей 5 считыванияв регистр 6 запрещается. Если же ин"Формация разрушена в допустимых пре"делах или вообще не разрушена, токод считанного числа подается в регистр 6, а затем - на выход устройства.Запись информации в устройствепроисходит обычным образом, т.е.на первый вход регистра 6 поступаеткод числа, Одновременно подается разрешение на срабатывание форйирователей 4 разрядных токов и одного изадресных Формирователей Э (в соответствие с адресом записи). В этоже время на второй вход второгоэлемента ИЛИ 11 поступает сигнал,который устанавливает триггер 9в то положение, при котором элементИ 8 закрыт, а регистр 6 отключаетсяот усилителей 5 считывания, чтоповышает помехозащищенность устроЯства. В режиме записи происходит нетолько запись кода числа в накопитель 1, но и запись в запоминающийэлемент одного иэ накопителей 2"1", а в другой - "О",Технико-экономическое преимущество предлагаемого устройства заключается в том, что обеспечиваются более высокие характеристики на" дежности за счет определения достоверности считанной информации..Маточка Состав орректор А.Обруча едактор М.Нед уженко Техр исн 4 5 ПП Патент", г, Ужгород, ул. Проектна фил каэ 5874/38 Тираж 575 ВНИИПИ Государственного комитета ССС по делам изобретений и открытий 113035,.Москва, Ж, Раушская наб., д