Буферное запоминающее устройство

Севз Советских Социалистических РеспубликОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ Св ОЗЛЬСТВУ809358(22) Заявлено 310579 (21) 2773641/18-24 1,51) М. Кл. 6 11 С 9/00 с прмсоедииеммем заявки Нов ГосударстмнныЯ комнтет СССР яо делам нзобретеннЯ н открытнЯ(088.8) дата опубликования описания 280281(72) Авторы изобретения В.В. Дементьев, Г.М. Ефимов, Л.Я.Новосельцев и В.Г.Чернолесскнй 1Ленинградский ордена Ленина электротехническийинститут нм. В.И. Ульянова (Ленина)(54) БУФЕРНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО Изобретение относится к запоминающим устройствам.Известно устройство, которое содержит блок памяти, информационнь 1 й вход которого соединен с источником инФормации, информационный выход соединен с приемником информации, счетчик адреса, выход которого соединен с адресным входом блока памяти и устй ройство управления, первый выход которого соединен с управлякврюм входом блока памяти, а второй, третий и четвертый выходы соединены соответственно с первым, вторым и третьим входами счетчика адреса (11 .5Недостатком этого устройства является то, что порядок выдачи информации из устройства обратен порядку по- ступления информации на его вход. Наиболее близким по техническому решению к предлагаемому является буферное запоминающее устройство, содержащее блок памяти, первый регистр адреса, хранящий н указывающий номер ячейки блока памяти, из которой извлекается информация, второй регистр адреса, хранящий и указывающий номер ячейки блока памяти, в которую номе. щается инФормация 21,30 Недостатком этого устройства являетсянизкое быстродействие при больших скоростях поступления информации на его вход, так как в этом устройстве операции записи информации, модиФикации адреса и сравнения адресов выполняются последовательно.Цель изобретения - повьхаение быстродействия буферного запоминающего устройства.Поставленная цель достигается тем, что в буферное запоминающее устройство, содержащее первый накопитель, блок управления и два счетчика, при- . чем информационные вход и выход первого накопителя соединены с информационными входом и выходом устройства соответственно, а первые и вторые входы и выходы блока управления- соответственно с первцле и вторыми входамн и выходами устройства, первый и второй адресные входы и первый адресный и третий выходы блока управления подключены соответственно к выходу первого счетчика, к выходу второго счетчика, к адресному н к управляющему входам первого накопителя, первые входы первого и второго счетчиков соединены с четвертым выходом ,блока управления, а вторые входы пер 809358вого и второго счетчиков - соответственно с пятым и шестым выходами блока управления, введены второй нако-.питель, третий, четвертый н пятыйсчетчики, дешифратор и два элементаИЛИ, причем первые входы третьего,четвертого и пятого счетчиков подключены к четвертому выходу блока управления, а вторые входы третьегои четвертого счетчиков - соответственно к седьмому и восьмому входамблока управления, первые входы первого и второго элементов ИЛИ соединенысоответственно со вторыми входамипервого и второго счетчиков, а вторыевходы - соответственно со вторыми входами. третьего и четвертого счетчиков,выходы первого и второго элементовИЛИ подключены соответственно ко второму и третьему входам пятого счетчика, выход. которого подключен ко входу дешифратора, первый и второй выходы которого и выходы третьего и четвертого счетчиков соединены соответственно с третьим и четвертым входамии с третьим и четвертым адреснымивходами блока управления, адресный ри управляющий входы второго накопителя подключены соответственно ко второму адресному и девятому выходам блока управления, а информационные входи выход второго накопителя - соответ"ственно к информационным входу и выходу первого накопителя,На чертеже приведена структурнаясхема предлагаемого устройства.Устройство содержит первый 1 ивторой 2 накопители, первый 3 и вто- Зфрой 4 элементы ИЛИ, блок 5 Управления,первый б, второй 7, третий 8,четвертый 9 и пятый 10 счетчики и дешифратор 11.,Информационные вход и выход первого накопителя .1 соединены .с информационными входом и выходом устройствасоответственно. Первые и вторые входи ии выходы блока 5 управления подключены соответственно к первым и вторым 4входам и выходам устройства.первый и второй адресные входи ипервый адресный и третий выходы блока 5 управления соединены соответст-.венно с выходом первого счетчика 6,с выходом второго счетчика 7, с адресным и с управляецим входами первого накопителя 1. Первые входы первого6 щвторого 7 счетчиков соединены счетвертым выходом блока 5 управления,а вторые входы первого 6 и второго 7счетчиков - соответственно с пятыми шестым выходами блока 5 управления.Первые входы третьего 8 четвертого 9и пятого 10 счетчиков подключены кчетвертому выходу блока 5 управления, 0а вторые входы третьего 8 и четверто"го 9 счетчиков - соответственно кседьмому и восьмому входам блока 5управления, Первые входы первого 3 нвторого 4 элементов ИЛИ соединены 45 соответственно со вторыми входами первого б и второго 7 счетчиков, а вторые входы - соответственно со вторыми входами третьего 8 и четвертого 9 счетчиков, выходы первого 3 и второго 4 элементов ИЛИ подключены соответственно ко второму и третьему входам пятого счетчика 10. Выход которого поцключен ко входу дешифратора 11. Первый и второй выходы дешифратора 11 и выходы третьего 8 и четвертого 9 счетчиков соединены соответственно с третьим и четвертым входами и с третьим и с четвертым адресными входами блока 5 управления. Адресный и управляющий входы второго накопителя 2 подключены соответственно ко второму адресному и девятому выходам блока управления 5, а информационные вход и выход второго накопителя 2 соответственно к информационным входу. и выходу первого накопителя 1. Первые вход и выход и информационный вход устройства соединяются с соответствуйцими выходами и входом источника ин-. Формации 12. Вторые вход и выход и информационный выход устройства подключаются к соответствующим входам и выходу приемника информации 13.Устройство работает следующим образом.В исходном состоянии блок 5 управления вырабатывает ситнал на четвертом выходе и устанавливает в нулевое состояние все пять счетчиков 6-10. Дешифратор 11 дешифрирует нулевое со-., стояние пятого счетчика 10 и Формирует на четвертом входе блока 5 управления осведомительный сигнал "Буферное запоминающее устройство свободно". Устройство будет оставаться в этом состоянии до тех пор, пока на входе не появится информация. В этом случае источник информации 12 возбудит первый вход блока 5 управления.Влок 5 Управления подключит выход второго счетчика 7 к адресному вхщу первого накопителя 1, а выход четвертого счетчика 9 - ко входу второго накопителя 2 и таким образом подготовит устройство к приему информации.Первое слово входной информации будет помещено в первый накопитель 1, в ячейку с адресом "0" путем подачи на его управляющий вход импульса "Запись", одновременно содержимое четвертого счетчика 9 и пятого счетчика 10 будет увеличено на "1". Второе слово информации будет помещено во второй накопитель 2, в ячейку садресом "1" путем подачи на его управляющий вход импульса "Запись", одно. - временно содержимое второго счетчи ка 7 и пятого счетчика 10 будет увеличено на "1". Третье слово информации будет помещено в первый накопитель 1, в ячейку с адресом "1", четвертое - во второй накопитель 2, в ячейку с адресом "3" и т.д. Входной процесс будет продолжаться до тех пор,пока источник информации 12 не прекратит выдачу информации, либо покане будут заполнены накопители 1 и 2,В последнем случае на втором выходе дешифратора будет сформирован сигнал "Занято". После окончания входного процесса через блок 5 управленияподключен к адресному входу накопителя 1 выход первого счетчика б, а кадресному входу второго накопителя - .овыход третьего счетчака 8. Затем бу-дет происходить считывание информации из устройства и выдача ее потребителю. Сначала блок 5 управления сформирует сигнал считывания на входепервого накопителя 1 и одновременновыдаст сигнал увеличения содержимоготретьего счетчика 8 и уменьшения содержимого пятого счетчика 10 на 11".При этом первое слово информации изпервого накопителя 1 из ячейки памяти ф 0" будет выдано потребителю. Затем будет сформирован сигнал считывания на входе второго накопителя иодновременно сигнал увеличения содержимого первого счетчика б и уменьше- дния содержимого пятого счетчика 10на "1". В результате будет считановторое слово информации из второгонакопителя 2 иэ ячейки-памяти ф 1".Таким образом, выходной процесс бу"дет продолжаться до тех пор, пока небудет выдана вся информация иэ накопителей 1 и 2, и на первом выходедешифратора 11 не будет сформированосведомительный сигнал Свободно",либо пока источник информации 12 невыдаст очередной массив информации.Во втором случае выходной процесс будет прерван и устройство перейдет всостояние приема информации.Технико-экономическое преимущество 40предлагаемого устройства заключаетсяв том, что в нем длительность циклазаписи информации уменьшена в три раза по сравнению с известным устрой-.ством, что существенно повышаетбыстродействие буферного запоминающего устройства,формула изобретенияБуферное запоминающее устройство, содержащее первый накопитель, блок управления и два счетчика, причем информационные вход и выход первого накопителя соединены с информационными входом и выходом устройстна соответственно, а первые и вторые входы и выходы блока управления - соответственно с первыми и вторыми входами и выходами устройства, первый и второй адресные входы и первый адресный и третий выходы блока управления подключены соответственно к выходу первого счетчика, к выходу второго счетчика, к адресному и к управляющему входам первого накопителя, первые входы первого и второго счетчиков соединены с четвертым выходом блока управления, а вторые входы первого и второго счетчиков - соответственно с пятым и шестым выходами блока управления, отличающееся тем, что; с целью повыаения быстродействия устройства, оно содержит второй накопитель, третий, четвертый и пятый счетчики, дешифратор и два элемента ЛИ, причем первые входы третьего, четвертого и пятого счетчиков подключены к четвертому выходу блока управления, а вторые входы третьего и четвертого счетчиков - соответственно к седьмому и восьмому входам блока управления, первые входы первого и второго элементов ИЛИ соединены соответственно со вторыми входами первого и второго счетчиков, а вторые входы - соответственно со вторыми входами третьего и четвертого счетчиков, выходы первого и второго элементов ИЛИ подключены соответственно ко второму и третьему входам пятого счетчика, выход которого подключен ко входу дешифратора, первый и второй выходы которого и выходы третьего и четвер" того счетчиков соединены соответственно с третьим и четвертым входами и с третьим и четвертым адресными входами блока управления, адресный и управляющий входы второго накопителя подключены соответственно ко второму адресному и девятому выходам блока управления, а информационные вход и выход второго накопителя - соответственно к информационным входу и выходу первого накопителя.Источники информации,принятые во внимание при экспертизе 1. Майоров С.А. и Новиков Г.И. Принципы органиэации цифровых машин. Л., 1 Машиностроение, 1974, с.388. 2. Патент Японии Р 30982,кл, 97/7/С, опублик. 1976 (прототип).809358 Составитель ВГордонова Редактор Н. Кузнецова Техред Ж. Кастелевич КорректорГ. РеыетникЗаказ 440/68В д. 4/5 филиал ППП "Патент", г. Ужгород, ул. Проек Тираж 656 НИИПИ Государств по делам изобре 3035, Москва, ЖПодписи нного комитета СССР ений и открытий 5, Раушская наб.