Запоминающее устройство

Свеев Сфввтскик Сфвралмстмчеиих Ввсвублик(23) Приоритет(51) М. Кл.з С 11 С 11/00 Гесударстеениий аоинтет СССР но ямаи изобретений и открытий(54 ) ЗАПОИИНИОЩЕЕ УСТРОЙСТВО Изобретение относится к запоминающим устройствам.Одно кз известных запоминающих устройств содержит числовой блох, координатные ключи Х и т для выборки требуемой числовой линейки, общий формирователь адресного тока, выходные усилители сигналов считывания со стробированием. Все блоки управляются и синхронизируются от общего бло" ка местного управления.В этом устройстве считанные с числового блока сигналы "1" и "Оф отличаются только по амплитуде, ио ие ко фазе. Выходные сигналы "1 ф представ- И ляют собой импульсы определенной амплитуды и полярности. Запоминающее устройство этого типа имеет значительные преимущества перед другими типами по количеству используемого офору ф дованкя и потребляемой мощности Я .Однако устройство менее помехоустойчиво к надежно кз-за наличия по-. мех в фазе с полезными сигналами из-за усложнения схем числового блока к выходных усилителей. Для различения сигналов "0" и "1" приходится применять амплитудные селекторы, пороговые .схезы и специальные сиесты стробирования, однако это не всегда приводит к Зф желаемом резальтатам. Особенно услоаняются схемы для устройств, работающих в широком диапазоне механических к климатических воздействий, и при ,измененик напряаений источников пита,ния.Наиболев близким техническим решением к предлагаемому изобретению является устройство, которое содержит числовой блок, усилители считывания, блок управления, ключи Х и т и адресныв форьмрователи, а также разрядные формирователи, регистры адреса и числа ИОднако в этом устройстве в результате наличия паразитных индуктивностей, емкостей и полувыбранных сердечников сигнал нОи представляет собой не отсутствие импульса, а импульс в фазе с полеэныи сигналаи "1 н, что может привести к искажению считываемой информации-фиксации сигнала ф 1 ф вмес" то сигнала нОн.Это уменьшает помехоустойчивость и снижает надежность устройства.Цель изобретения - повышение надежности устройства.Поставленная цель достигается тем, что в запоминающее устройство, содержащее накопитель, соединенный с ключа 809364ми, Формирователь адресного тока, усилителн считывания и блок управления,одни из выходов которого подключенык управляющим входам ключей, Формирователя адресного тока и усилителейсчитывания, введены селектор, форми-рователь сигналов компенсации помех,блок местного управления, элементзадержки, блок сопряжения, усилительсигналов компенсации помех, элемент .памяти сигналов компенсации помех,сумматоры, элементы связи и элементыИ и ИЛИ, причем первый вход блокаместного управления подключен к первому выходу формирователя адресноготока, второй выход которого соединенс входом селектора, выходы которогоподключены соответственно к.первомувходу первого элемента И и входам одних из ключей, выход блока местногоуправления соединен с первым входомэлемента ИЛИ, второй вход которогоподключен к выходу второго элементаИ, вход элемента задержки соединенс выходом первого элемента И, а выход - с первым входом формирователясигналов компенсации помех, второйвход которого подключен к выходуэлемента ИЛИ, а выходы соединены свходами блока сопряжения, одни из выходов которого подключены к входамусилителя сигналов компенсации помех, выход которого соединен с входом элементапамяти сигналов компенсации помех, выходы которого подключены соответственно к первому входувторого элемента И и входу блока управления, другие выходы блока сопря 10 15 20 30 35 жения через элементы связи соединеныс одними из входов сумматоров, другие входы которых подключены к выходам накопителя, а выходы - к входамусилителей считывания, вторые входыблока местного управления, элементовИ и управляющий вход блока сопряже 40 ния соединены с другими выходами блока управления.На чертеже изображена структурнаясхема запоминающего устройства.Устройство содержит ключи 1 Х,45 ключи 2 У, накопитель 3, блок. 4 управления, формирователь 5 адресного с . тока, усилители 6 считывания, блок 7 местного управления, элемент 8 ИЛИ, селектор 9, служащийдля выделения сигналов компенсации помех, первый элемент 10 И, элемент 11 задержки, формирователь 12 сигналов компенсации помех, блок 13 сопряжения, усилитель 14 сигналов компенсации помех, элементы 15 связи, выполненные, например в виде резисторов, сумматоры 16, элемент 17 памяти сигналов компенсации помех и второй элемент 0 18 И.Первый вход блока 7 подключен к первому выходу Формирователя 5, второй выход которого соединен с входом селектора 9, выходы которого подклю чены соответственно к первому входуэлемента 10 И и входам ключей 1. Выход блока 7 соединен с первым входомэлемента 8 ИЛИ, второй вход которогоподключен к выходу элемента 18 И.Вход элемента 11 задержки соединен свыходом элемента 10 И, а выход -с первым входом Формирователя 12,второй вход которого подключен к выходу элемента 8 ИЛИ, а выходы соединены с входами блока 13, одни из выходов которого подключены к входам усилителя 14, выход которого соединен свходом элемента 17 памяти, выходыкоторого подключены соответственно кпервому входу элемента 18 И и входублока .4, другие выходы блока 13 через резисторы 15 соединены с однимииз входов сумматоров 16, другие входы которых подключены к выходам накопителя 3, а выходы - к входам усилителей 6. Вторые входы блока 7, элементов И 10 и 18 и управляющий входблока 13 соединены с выходами блока 4.Устройство работает следующим образом,При считывании выбранного числа изнакопителя 3 по сигналам блока 4 управления, срабатывают один ключ 1 М иодин ключ 2 У, После этого Формирователь 5 адресного тока выдает импульстока спроса, который протекает повыбранной числовой линейке накопителя 3 и через некоторое время на выходах накопителя 3 появляются сигналы"1 ф и "О" выбранного числа. С селектора 9 при наличии разрешающего сигнала с блока 4 управления импульс токаопроса передается через первый элемент 10 И на элемент 11 задержки, спомощью которого можно регулироватьвремя поступления сигнала компенсациина сумматоры 16. Из импульса токаопроса Формирователь 12 Формйруетсигнал компенсации, который черезблок 13 сопряжения и резисторы 15 подается на входы сумматоров 16 (длякаждого разряда). Сигнал компенсациив формирователе 12 может регулироваться по амплитуде и длительности с помощью блока 7 по сигналам с Формирователя 5 адресных токов и блока 4управления. На сумматорах 16 выбранного числа происходит алгебраическоесложение считанных из накопителя 3сигналов "1" и "0" и сигнала компенсации, в результате чего формируются противоположные по фазе сигналы.имеющихся в запоминающем устройствепомех, Эти суммарные сигналы поступают на соответствующие входы усилите.лей 6, где они усиливаются до необходимого уровня и стробнруются по сигналам с блока 4 управления. Для осуществления замкнутой обратной связии поддержании сигнала компенсации нанеобходимом уровне служит цепочка блока 13 сопряжения, усилитель 14, элемент 17 памяти, второй элемент 18 И элеиент 8 ИЛИ, Формирователь 12. Наличие сигнала компенсации контролируется блоком 4 управления по сигналу элемента 17 памяти.5Таким образом, подбирая необходимую амплитуду, длительность и время появления сигнала компенсации, можно обеспечить заданные параметры выходных сигналов "1" и "О" на входе уси 10 лителей воспроизведения.Использование предлагаемого запоьынающего устройства с введенным в него селектором, блоком местного управления, элементом задержки, формирователем сигналов компенсации помех, блоком сопряжения, усилителем сигналов компенсации помех, элементом памяти, сумматорами, элементами связи, двумя элементами Й и одним элементом ИЛИ, позволяющими подавить возникающие в 29 запоминающем устройстве помехи и получить Фазовое различение выходных сигналов "1" и "О", выгодно отличает его от существующих запоминающих устройств, так как значительно упрощают-ся блоки усиления и выделения сигналов, упрощаются схемы их временного стробирования и расширяются пределы работоспособности устройств. Все это значительно упрощает проектирование и конструирование запоминающего устройства, уменьшение время его отладки и повышает его надежность.Формула изобретенияЗапоминающее устройство, содержа;щее накопитель, соединенный с ключами, Формирователь адресного тока,усилители считывания и блок управления, 40 одни из выходов которого подключены к управляющим входам ключей, формирователя адресного тока и усилителей считывания, о т л и ч а ю щ е е с я тем, что, с целью повиаения надежности устройства, оно содержит селектор,формирователь сигналов компенсациипомех, блок местного управления, элемент задержки, блок сопряжения, усилитель сигналов коипенсации помех,элемент памяти сигналов компенсациипомех, сумматоры, элементы связи иэлементы И И ИЛИ, причем первый входблока местного управления подключенк первому выходу Формирователя, адресного тока, второй выход которого соединен с входом селектора, выходы когорого подключены соответственно кдервому входу первого элемента И ивходам одних из ключей, выход блокачестного управления соединен с первым входом элемента ИЛИ, второй входкоторого подключен к выходу второговлемента И, вход элемента задержкисоединен с выходом первого элементаИ, а выход - с первым входом формирователя сигналов компенсации помех,второй вход которого подключен к выходу элемента ИЛИ, а выходы соединены с входами блока сопряжения, однииз выходов которого подключены к входам усилителя сигналов ксмпенсациипомех, выход которого соединен с входом элемента памяти сигналов компенсации помех, выходы которого подклю"чены соответственно к .первому входувторого элемента И и входу блока управления, другие выходы блока сопряжения через элементы связи соединеныс одними из входов сумматоров, другиевходы которых подключены к выходамнакопителя, а выходы - к входам уси"лителей считывания, вторые входы блока местного управления, элементов Ии управляющий вход блока Сопряжениясоединены с другими выходами блока управления.Источники информации,принятые во внимание при экспертизе1, Брик Е.А. Техника постояннйхзапоминающих устройств. М., "Советское радио", 1973, с. 51-62.2, Шигин А.Р, и Дерюгин А.А. Цифровые вычислительные машины. М., "Энергияс, 1975, с, 33-37 (прототип),809364 Составитель ВРудаков ктор Н. Куэнецова Техред Ж.КостелевичКорректор В. Бутягаираж 656 рственного коми обретений и откЖ, Раушская аказ 4 лиал ППП "Патентф, г. Ужгород, ул. Проектная