Запоминающее устройство

Сееез Севетсинх Сецналнстнческнх Республнк(22) Заявлено 3105,79 (21) 2771908/18-24с присоединением заявки М(23) Приоритет Р)М К 36 11 С 11/00 ГесуцаретвеввцЯ кфмвтет СССР яе ямам нзобретекнЯ я еткрыткЯ,6(088.8) Дата опубликования описания 280281(72) Авторы изобретения А,И. Савельев, В.И. Косов, Л.ИКосови Л.Ф. СоколовсМосковский ордена Трудового Красного Знаме итекстильный институт(54) ЗАПОМИНШЦЕЕ УСТРОЙСТВО Изобретение относится к вычислительной технике и предназначено для ,использования в цифровых вычислительных машинах с повышенными требованиями к информационной надежности.Известно запоминающее устройство, в котором разрядно-счнтывакщие линии блока памяти, согласованные резисто. рами и подключенные через диодные цепочки к балластным резисторам, подключены к усилителям воспроизведения, а числовой регистр соединен с усилителями воспроизведения с Формирователями разрядных токов и блоком управления. Блок управления соеднней с фор мирователями адресных и разрядных токов которые подключены к блоку памяти (11.В этом устройстве при использовании фгатсьес" записи не предусмотрена 20 коррекция разрядного тока по последнему положительному импульсу адресного тока, так как в нем отсутствуют элементы и блоки, обеспечивающие увеличение разрядного тока при записи фОф.Наиболее близким к предлагаемому является эапоминанхцее устройство на . элементе микробиакс со считыванием беэразрушения информации. 30 Это устройство имеет как и большинство устройств подобного рода, блок памяти, соединенный с усилителями воспроизведения, которые подключены к числовому регистру, формирователи адресных и разрядных токов, соединенные с блоком памяти и блоком управления, диодные и реэисторные цепочки.Запись информации в данное запоьщнакщее устройство (ЗУ) производится с помощью "гатсЬет.".-записито есть пачкой адресных токов записи и перекрывакхцим по времени эту пачку импульсов положительным разрядным током при записи "1" и отрицательным - при записи "0" (.2. адресные токи записи, - -в разрядный токзаписи "1 ф, вразрядный токзаписи фокНо данное эапоьмнающее устройство не предусматривает симметричное перемагничивание запоминающих ферритовых элементов прн записи ф 1" и фО", так как последний импульс адресного токазаписи всегда при "гассЬе"-записи положительный, а разрядные токи записи имеют разную полярность. Это приводит к тому, что амплитуда считанного информационного сигнала "1" и "0" имеет различное амплитудное значение что в значительной мере снижает информационную надежность этого запоминающего.устройства.Цель изобретения - повышение информационной надежности ЭУ за счет выравнивания амплитуды считанных сигна- (О лов "1" и "О".Поставленная цель достигается тем, что в запоминающее устройство введены два триггера, формирователь импульсов, счетчик, счетный вход которого соединен с выходом блока управления, а выход - с единичным входом первого триггера, нулевой вход которого соединен с нулевым входом счетчика, выходом блока управления и ну левым входом второго триггера, единичный вход которого соединен с выходом формирователя импульсов, дифФеренцирующая цепочка, вход которой подключен к выходу числового регистраД 5 а выход - к входу Формирователя импульсов, два ключа, элемент И, входы которого соединены с выходами триггеров, а выход - с входами первого и второго ключей, соединенных с шиной питания, дополнительные нагрузочные элементы, включенные между выходами ключей и входами усилителей воспроизведения.На чертеже представлена схема запоминающего устройства.Эапоминающее устройство содержит блок 1 памяти, соединенный с Формирователями 2 адресных токов, Формирователями 3 разрядных токов и усилителями 4 воспроизведения. Входы ф усилителей 4 воспроизведения подключены к согласующим элементам на резисторах 5 н диодных цепочках 6 к нагрузочным элементам на резисторах 7, а выход - к первым входам числового , 45 регистра 8, выход которого соединен с формирователями 3 разрядных токов, а второй вход подключен к выходу блока 9 управления, второй и третий выходы которого подключены к формиро р вателям 2 адресных токов и к Форми" рователям 3 разрядных токов, Четверты выход блока 9 управления соединен со счетным входом счетчика 10, вы.ход которого соединен с единичным входом триггера 11, а нулевой вход - с нулевым входом триггера 12 и нулевыми входами счетчика 10 и пятым выходом блока 9 управления. Единичный вход триггера 12 подключен к формирователю 13 импульсов, вход которого подсоединен к выходу дифференцирующего элемента 14, подключенного к выходу числового регистра 8. Выходы триггера 11 и триггера 12 подключены соответственно к первому и второму входам элемента 15 И, выход которого соединен с входами ключей 16, соединенных с дополнительными нагрузочными элементами на резисторах 17, Другие концы дополнительных нагрузочных.резисторов 17 соединены с входами усилителя 4 воспроизведения.В режиме записи блок 9 управления вырабатывает на нервом выходе управляющий сигнал, по которому в соответствии с кодом числа, находящимся в числовом регистре 8 подаются соответствующие потенциалы на выходы Формирователя 3 токов. В это же время иэ блока 9 управления (по третьему выходу) подается сигнал на Формирователь 3 разрядных токов, который и запускает его, а в блок 1 памяти, в разрядные шины, подаются положительные и отрицательные разрядные токи, соответствующие кодам (ф 1" или "Оф ) числа.Эатем с некоторой задержкой по времени относительно вышеназванных управляющих сигналов на втором выходе блока 9 управления вырабатывается сиг нал для запуска формирователей 2 адресных токовПо этому сигналу запускаются Формирователи 2 адресных токов, вырабатывающие по соответствующему адресу заданное количество положительных и отрицательных импульсов тока, то есть импульсов ".гаг.сЬес"- эаписи.В этом режиме амплитуда разрядного тока при записи "1", то есть положительного разрядного тока, определяется нагрузочными резисторами 7, а диодные цепочки создают большое омическое сопротивление сигналу считывания эа счет нелинейности вольтамперной характеристики диодов. Амплитуда разрядного тока при записи "1 ф остается постоянной, а формирователи 2 адресных токов всегда выдают последний импульс положительной полярности.При записи "О" для исключения асимметрии считанных сигналов, то есть для того, чтобы исключить уменьшение считанного сигнала "Оф, должен воз- расти разрядный ток записи при приходе последнего импульса в пачке адресных токов при "гассЬес"-записи. Поэтому при записи по каждому раэряцу происходит дифференцирование разрядного тока на дифференцирующем элементе 14. Этот импульс поступает на формирователь 13 импульсов. Продиффереицированный импульс по переднему фронту разрядного тока восстанавливает триггер 12 в единицу только при записи "0". Блок 9 управления всегда при записи "0" и "1" подает на счетчик 10 текущее значение количества положительных импульсов и по последнему расчетному импульсу со счетчика 10 триггер 11 восстанавливается в единицу (перед циклом записи триггеры 11 и 12 всегда по сигналу с пятого выхода блока 9 управления восстанавливаются в нулевое положение). В этом случае с выхода элемента 15 И поступает управляющий потенциал, который открывает ключи 16 и дополнительные нагрузочные резисторы 17 подключаются к шине питания и становятся подключенными параллельно к нагрузочным резисторам 7, что увеличивает разрядный ток в момент прихода оследнего положительного адресного ф ока "гассЬес"-записи, то есть - адресные токизаписи, - разрядный ток 1записи "1",Лазаписи фон,Такая запись "О" обеспечивает рав" . ные условия записи ф 1" и "0", то есть 20 одинаковые выходные считанные сигналы,как информационной "1", так к "0".В режиме считывания дополнительные нагрузочные резисторы отключены и работают только резисторы 5 как согласу-за ющие резисторы.Поэтому использование предлагаемого запоминающего устройства в цифровой вычислительной машине может удовлетворить повышенные требования к информационной надежности при использовании в ней эапоминакицих устройств с "гассЬесф-записью к повысить об 1 щую эффективность использования ЦВМ.35формула изобретенияЗапоминающее устройство, содержащее блок памяти, выход которого соеди-ф нен с входами усилителей воспроизведения, формирователи адресных и раэрядных токов, соединенные выходамис входаьы блока памяти, согласующиеэлементы, соединенные с вход:1 ми усилителей воспроизведения, нагрузочные элементы, подключенные к выходамблока памяти, блок управления, числовой регистр, соединенный с выходами усилителей воспроизведения, с входами формирователей разрядных токови с первым выходом блока управления,второй и третий выход которого подключен к формирователям адресных иразрядных токов, о т л и ч а ю щ ее с я тем, что, с целью повьааенияинформационной надежности, в неговведены два триггера, формировательимпульсов, счетчик, счетный вход которого соединен с четвертым выходомблока управления, а выход - с единичным входом первого триггера, нулевойвход которого соединен с нулевыьввходами счетчика, пятым выходом блокауправления к с нулевым входом второго триггера, единичный вход которогосоединен с выходом формирователя импульсов, дифференцирующий элемент,вход которого подключен к выходу числового регистра, а выход - к входуформирователя импульсов, два ключа,элемент И, входы которого соединеныс выходами триггеров, а выход - свходамк первого и второго ключей,соединенных с шиной питания, дополнительные нагрузочные элементы, включенные между выходами ключей и входами усилителей воспроизведения.Источники информации,принятые во внимание при экспертизе1.шигин А.Г. и дерюгин А.А цкфро"вые вычислительные машины. М., "Энергияф, 1975, с. 221.2. Петерсен М. Бортовая память наэлементе микробиакс со считываниембеэ разрушения инФормации. МРП,СССР, перевод 9 2433, 1977., 809368 СосКузнецова Те но Редакт рректор В. Вут Заказ 440 филиал ППП фПатент", г, Ужгород, ул. Проектная/68 Уи.ВНИИПИ ГосУДаРпо делам из113035, москва,тавитель В.хред М. Голи нРаж 656твенного кОретений иЖ 35, Рауш Подписноеомитета СССРоткрытийокая иаб., д. 4/5