Запоминающее устройство

Сеез Сфветскиа Соцнаанстнченнк Ркйублнк(61) Дополнительное к авт. сеид-ву(22) Заявлено 280579 (21) 2770674/18" 24 с присоединением заявки МУ -(51)М. Кл 3 6 11 С 11/00 ГосуяарстеенныЯ комитет СССР но делам изобретений н открытнА(23) ПриоритетОпубликовано 280281 Бюллетень Й 9 8 М) УДК 681. 327. .66 (088.8) Дата опубликования описания 280281(54) ЗАПОМИНАОЦЕЕ УСТРОЙСТВО Изобретение относится к устройствам для записи информации в электрических цифровых накопителях к может быть использовано в вычислительнОй технике и системах обработки и хранЕ-, ния информации.Известно запоминающее устройство с линейной выборкой информации, с разрядными шинами, включенными по симметричной мостовой схеме,и содержа- . щее дкодный адресный коммутатор, управляемый двумя дешифраторамн, при этом половина адресных обмоток и соответствующих им диодов, подключенных к любому ключу дешифратора связана с разрядными обмотками, включенными в одно плечо мостовой схема, а вторая половина адресных обмоток и диодов, подключенных к этому ключу, связана с разрядными обмотками, включенными 2 О в противоположное плечо мостовой схемы Я.В устройстве компенсируются помехи, обусловленные паразитными емкостями запертых диодов адресного коммутатора и емкостями между адресными и разрядными обмотками.Однако в этом устройстве не устраняются выбросы на переднем фронте и спад вершины адресных импульсов, вызванные реактивностями адресных обмоток, что препятствует повыиенкю быстродействия и информационного объема известного устройства.Наиболее близким к изобретению по . технической сущности является запоминающее устройство, которое содержит накопитель с линейной выборкой информации с разрядными обмотками, включенными по симметричной балансной схеме и диодный адресный коммутатор, выходы которого соединены с соответствующими выходами управляемого дешифратора, содержащего две группы ключей, при этом один из адресных,об,моток накопителя и соответствующие им диоды коммутатора, подключенные к одному из ключей дешифратора связаны индуктнвно с одними иэ плеч разрядных обмоток, а другие адресные обмотки и соответствующие им диоды коющтатора, подключенные к этому же ключу дешифратора связаны индуктивно с другими плечами разрядных обмоток 2 .В известном устройстве также компенсируются помехи, обусловленные паразитными емкостями запертых диодов адресного коююутатора и емкостями между адресными и разрядными обмотками.Но в известном устройстве, использующем единый формировате.ь импульсовтока, который прерывает работу в со-.ответствии с обращением к запоминаю-.,щему устройству, не устраняются выбросы на переднем фронте и спад вершины импульсов адресного тока, свя,занные с режимом насыцения транзисторов формирователя и ключей, а также свозникновением противо-ЭДС индукцииадресных обмоток, что снижает быстродействие устройства, так как для устранения выбросов необходимо формировать импульсы с пологими фронтами,что приводит к увеличению времениобращения. Но ив этом случае фронтимпульса тока должен оставаться дьс-, 15таточно крутым (например, при использовании в качестве запоминающего элемента цилиндрических магнитных пленок, длительность фронта должна бытьь, а 30-60 нс). Спад вершины непосредственно связан с увеличением времениперемагничивания, что также приводитк увеличению времени обращения. Низкое быстродействие, в свою очередь,является преградой к увеличению информационной емкости накопителя. Визвестном устройстве для устраненияуказанных недостатков не используется энергия питания формирователя иключей, так как нет возможности пере- ЗОраспределения тока, например из адресных цепей в разрядные во времяФормирования импульсов адресного тока.Цель изобретения - повышение быст- З 5.родействия,устройства,Поставленная цель достигается тем,что в запоминающее устройство, содержащее накопитель, одним из выводовадресныХ обмолвок которого соединенычерез диады адресного коммутатора с 40выходами первых ключей, другие выводы адресных обмоток подсоединены квыходам вторых ключей, разрядные обмотки накопителя, включенные совместно с первичными обмотками развязывающих трансформаторов и блоком Формирования разрядного тока по баланснойсхеье, блок управления, первые выходы которого соединены с одним иэ входов первых и вторых ключей, второйвыход блока управления подключен кому иэ входов блока формированияр зрядного тока, третий выход блокау авления соединен с одним из входов блока считывания, и основной источник питания, выходы которого соедииены с другими входами блока формирования разрядного тока, блока считывания и накопителя, введен стабилизатортока, дополнительный источник питания.и блок распределения тока, выход которого соединен с другими входамипервых ключей, выход стабилизатора то ка подсоединен к другим входам вторых ключей и к первому входу блока распределения тока, второй и третий 45 входы которых соответственно соединены с шинами основного источника питания, вход стабилизатора тока подключен к первому выходу дополнительного источника питания, второй выходкоторого соединен с одним из выходовосновного источника питания, а такжетем, что блок распределения тока содержит корректирующий кондейсатор,два стабилитрона, токозадающий резистор и согласовывающий конденсатор,одна из обкладок которого подсоедине-.на к катоду первого стабилитрона ивыходу блока распределения тока, ачерез токозадающий резистор.,к катодувторого стабилитрона, к одйой из обкладок корректирующего конденсатораи к первому входу блока распределения тока, аноды стабилитронов подключены ко второму входу блока распределения тока, третий вход которогосоединен с другими обкладками конденсаторов.На фиг. 1 изображена Функциональная схема устройства; на фиг. 2электрическая схема блока распределения тока и стабилизатора тока.Запоминающее устройство содержитадресные обмотки 1, диоды 2, адресные шины 3 и 4, ключи 5 и 6, разрядные обмотки 7 и 8, блок 9 формирования разрядного тока, развязывающиетрансформаторы 10, блок 11 считывания, блок 12 управления, шины 13 и14 основного источника питания, выходы 15 и 16 дополнительного источника питания, стабилизатор 17 тока иблок 18 распределения тока, состоящий иэ корректирующего конденсатора19, стабилитронов 20 и 21 и сглаживающего конденсатора 22,Стабилизатор тока содержит транзистор 23, резистор 24 обратной связи, стабилитрон 25 и резистор 26 смещения,Устройство работает следующим образом,Когда ключи 6 и 5 разомкнуты, токиз шины 15 дополнительного источникапитания (например ц 6 =+27 В) протекаетчерез транзистор 23 и резистор 24 обратной связи стабилизатора 17 тока(Фиг. 2), образуя напряжение обратнойсвязи, которое (при изменении напряжения дополнительного ксточника питания либо нагрузки на выходе стабилизатора 17 тока) воздействует на,транзистор 23 и величина тока, протекающего через него, практически не изменяется. Далее ток протекает через стабилитроны 21 и 20 блока 18 и утилизируется в цепях питания блоков 9, 11.Стабилитрон 20, эашунтированный конденсатором 22, образует источник стабилизированного напряжения. Это на-.пряжение подается к ключам 5 и является напряжением смещения. Таким образом, в случае, когда адрес не выбран, транзистор 23 стабилизатора тоФормула изобретения ка 17 находится в активном режиме, рабочая точка его поддерживается постоянной и стабилизированный ток используется для питания блоков раз" рядного управления.При выборе адреса блок 12 управления подает на входы ключей б и 5 импульсы управления, открывается один из ключей б и один иэ ключей 5, последний фронт импульса адресного тока формируется в момент включения ключа 5, заданный фронт - ключа б, При включении ключа 5, напряжение на адресной обмотке 1 ниже напряжения на стабилнтроне 21 блока 18 (фиг. 2), но выше напряжения основного источника постоянного тока например 0,= =+5 В). Стабилитрон 21 закрыт. К адресной обмотке 1 прикладывается напряжение УО,( +О и быстро нарастает ток с крутым фронтом (например % 10 нс). Амплитуда импульса адрес ного тока обеспечивается стабильной, благодаря каскаду с общей базой на транзисторе 23 и нелинейной обоатной связью стабилизатора 17 тока. Выбросы на переднем фронте импульса отсут ствуют, так как до включения ключа 5 транзистор 23 стабилизатора 17 тока находился в активном режиме и рабочая точка транзистора на выходной характеристике поддерживается постоянной. Конденсатор 19 блока 18 служит для коррекции частотной характеристи-. ки и также устраняет спад вершины импульса адреоного тока. В момент времени, когда ключ 6 закрывается, иапря-ц жение на адресной обмотке 1 снижается, но оно будет больше напряжения на шине 13 основного источника постоянного тока, т.е. 0 03 и ток иэ шины 13 не сможет затекать через стабилитрон 21 в адресную обмотку 1, 40Сформированный таусим образом импульс адресного тока заваюкается через диод 2 (фиг. 1), который расположен на пересечении адресных шин 3 и 4, связанных с выбранными ключами 6 и 5. При этом все остальные диоды 2 заперты. Ток помехи при открывании ключей б и 5 и возбуждении адресной обмотки 1, обусловленный паразитны" ми емкостями диодов 2 и емкостями 5 между адресными обмотками 1 и разрядными 7, 8, растекается симметрично по плечам балансной мостовой схюаа и компенсируется в трансформаторах 10 и блоке 11 таня. ПОсле ТОго, как ключ 6 закроется, ток на выходе стабилизатора 17 поддерживается неизменным и вызывает резкое увеличение напряжения на стабилитроне 21 блрка 18, что приводит к его пробою и протеканию в цепи питания блоков 9, 1046Таким образом, в основе технического решения заложен принцип перераспределения тока, благодаря чему транзистор 23 стабилизатора 17 всегда находится в активном режиме, и его И рабочая точка на выходной характеристике поддерживается постоянной, Этимустраняются выбросы на переднем фронте импульса адресного тока, спад вершины н обеспечивается высокое качество стабилизации, что повышает быстро-действие устройства и исключает не"обходимость формировать импульсы спологими фронтами в отличие от, известных схем, где работа стабилизатора или формирователя тока прерывается, и в начальный момент включениятранзисторы этих устройств насыщаются, что приводит к появлению выбросовна переднем фронте импульсов,После того, как ключ 6 закроетсяадресиая обмотка 1 стремится сохранитьнеизменным адресный ток, поэтому возможны броски напряженйя, для устранения которых и увеличения скорости спада заднего фронта импульса адресноготока могут быть применены известныеспособы, например при помощи дополнительных диодов и ключа. Ключи 5 и б,блоки 9 и 11 могут быть выполнены,в интегральном исполнении на микросхемах серии 169, трансформаторы 10 на базе малогабаритных импульсныхтрансформаторов типа БТИ, транзистор 23 стабилизатора 17 - типа2 Т 904. Стабилитроны 20, 21 - типаД 815,Использование новых элементов дополнительного источника питания, ста-..билизатора тока и блока распределениятока повышает быстродействие устрой-ства за счет сокращения длительности переднего фронта и устранения выбросов и спада вершины импульсов адресного тока путем перераспределениятока стабилизатора при помощи устройства управления. Возможность утилизации части тока стабилизатора в цепипитания блоков разрядного управленияпозволяет уменьшить мощность рассеивания. Предложенное техническое решениене требует разработки специальныхузлов, поэтому его.применение в народном хозяйстве не вызывает необходимоюти разработки новой элементной базы.Предлагаемое изобретение принципиально не усложняет структурную схемузапоминающего устройства и поэтомуможет быть использовано как при разработке новых эапоьынающих устройств,так и при модерниэации существующих. 1. Запоминающее устройство, содержащее накопитель, одним из выводов адресных обмоток которого соединены через адресный коммутатор с выходами первых ключей, другие выводы адресных обмоток подсоединены к выходам вторых ключей, разрядные обмотки накопителя, включенные совместно с первичными обмотками раэвяэывакщих транс 809367форматоров и блоком формирования разрядного тока по мостовой баланснойсхеме, блок управления, первые выходыкоторого соединены с одним из входовпервых и вторых ключей, второй выходблока управления подключен к одномуиь входов блока формирования разрядного тока, третий выход блока управления соединен с одним из входов блокасчитывания, и основной источник питания, выходы которого соединены сдругими входами блока Формированияразрядного тока, блока считывания инакопителя, о т л и ч а ю щ е е с ятем, что, с целью повышения быстродействия устройства, в него введенстабилизатор тока, дополнительный источник питания и блок распределениятока, выход которого .соединен с другими входами первых ключей, выходстабилизатора тока подсоединен кдругим входам вторых ключей и к первому входу блока распределения тока,второй и третий входы которых соответственно соединеныс шинами основного источника питания, вход стабилизатора тока подключен к первому 5выходу дополнительного источника пи 1. Авторское Р 251004, кл, 62. Авторское 9 460577, кл, 6 тотип). свидетельство СССР11 С 11/00, 1969свидетельство СССР11 С 7/00, 1975 (про" тания, второй выход которого соединен с одним из выходов основного источника питания.2. Запоминающее устройство по п.1, о т,л и ч а ю щ е е с я тем, что блок распределения тока содержит корректирующий конденсатор, два стабилитрона, токозадающий резистор и сглаживающий конденсатор, одна иэ обкладок которого подсоединена к катоду первого стабилитрона и выходу блока распределения тока, а через токозадающий резистор к катоду второго стабилитрона, к одной из обкладок корректирующего конденсатора и к первому входу блока распределения тбка, аноды стабилитронов подключены ко второму входу блока распределения тока, третий вход которого соединен с другими обкладками конденсаторов.Источники информации,принятые во внимание при экспертизе, д. 4/5 лнал ППП Патент", г. УаГород, ул. Проектная,440/68 Тир ак 656 ВНИИПИ Государственно по делам изобрете 113035, Москва, З, о коватета й и открыт аушская на