Запоминающее устройство
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 809361
Авторы: Буйнов, Непомнящий
Текст
ОП ИСАНИЕ ИЗОБРЕТЕНИЯ Союз СоаетскнкСоциалист нческнаРеспублнк К АВТОРСКОМУ СВ ТЕЛЬСТВУ(61 Дополнительное к авт. саид-ву(22) Заявлено 270479 (21) 2759503/18-24 с присоединением заявки ЙУ(23) ПриоритетОпубликоаано 280281, Бюллетень Йй 8 Дата опубликования описания 28 0281(51)М. Кл з 6 11 С 11/00 ГосударстаеиныЯ комитет СССР ио декам изобретений н открытнЯ(54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО Изобретение относится к вычислительной технике и может быть использовано в вычислительных машинах, интерпретиРукщих пРогРамму, записайную на языке высокого уровня, минимашинах не имекщих программных средств динамического распределения памяти, а также для страничного обмена между оперативным запоюнакщим устройством и внешними запоминакщими устройствами.Известно устройство для управления информацией и передачи информации, содержащее адресный блок, логические элементы, дешифратор Ц .Однако сложная структура, примене з ниф значительного количества оборудо" валия ограничивают область использования этого устройства.Наиболее близким техническим решением к предлагаемому является динами О ческое запоминающее устройство, которое содержит накопитель на статических триггерах, блок управления, первый и второй регистры адреса, счетчик, блок опроса и блок сравнения 2,Однако. в известном устройстве время обслуживания заявки на выдачу свободного блока памяти зависит от количества занятых уже блоков на этомуровне и от быстродействия счетчика. 30 2Цель изобретения - повышение быстродействия устройства.Поставленная цель достигается тем, что в устройство, содержащее накопитель, первый вход которого подключен к выходу дешифратора, первый регистр адреса, вход которого подключен к шине управления, второй регистр адре- са, выход которого подключен ко входу дешифратора, первый блок управления, первый вход которого подключен к шине запроса, а второй - к шине контроля, введены второй блок управления, первый вход которого подключен к выходу первого регистра адреса, второй вход - к выходу первого блока управления, третий вход - к первому выходу накопителя, первый выход - ко второму входу накопителя, а второй выход - к третьему входу накопителя, и шифратор, вход которого подключен ко второму выходу накопителя, а выход - ко входу второго регистра адреса.На чертеже представлена блок-схема устройства.Запоминающее устройство содержит накопитель 1, первый регистр 2 адреса, дешифратор 3, второй регистр 4 адреса, первый блок 5 управления, шифратор 6, второй блок 7 управления, 809361шину 8 запроса, шину 9 контроля ишину 10 управления.Устройство работает следующим образом.На первый блок 5 управления посту"пает сигнал запроса по шине 8, а напервый регистр 2 - номер уровня пошине 10 управления, который соответствует объему запрашиваемой памяти.Вся распределяемая память объема 2"слов разделяется на блоки объема 2",,2 к к к-т двок, йВсе блоки памяти одного размера представляются статическим регистром. Следовательно, статических регистров внакопителе 1 столько, сколько существует различных размеров уровнейпамяти, Совокупность регистров накопителя отображает структуру распределяе".мой памяти в виде дерева. На каждом:уровне, начиная-с верхнего нулевого,:количество триггеров в регистре опре". 39деляется как 2 , где 6 - текущий номер уровня,По сигналам запроса к номера уров"ня первый блок 5 управления вырабатывает импульс, который поступает навторой блок 7 управления. Этот блокопределяет первую свободную ячейкуна этом уровне и соответствующей ей,триггер в накопителе 1, а также все, триггеры, связанные с данным по древовидной структуре .к устанавливаетих в единичное состояние, что свнде."тельствует о том, что соответствующий данной ячейке накопителя блокраспределяемой памяти .занят. В момент перехода триггера кэ нулевого . Зфсостояния в единичное сигнал с егопрямого выхода поступает на соответствующий вход шиФратора б, которыйвыдает адрес ячейки памяти, соответствующей выбранному триггеру. Этот. 0адрес поступает на второй регистр 4адреса к с него выдается Потребителю.ШиФратор б представляет собой .постоянное запоминающее устройство (ПЗУ) спотенцкальными адресными шинамк, которое хранит номера адресов, соответствующие блокам распределяемой памяткеЕсли все ячейки накопителя 1.оказались заняТыми, то с первого блока5 управления на шину 9 контроля выда"ется сигнал сшибки. При осврбожденни какого-либо блокараспределяемой памяти во второй регистр 4 адреса принимается адресосвобождаемого блока, а на первыйрегистр 2 адреса поступает номер уровня.,Второй регистр 4 адреса возбуждает одну из шкн дванфратора 3, который соответствует номеру освобождаемого блока и обеспечивает установкув нулевое состояние соответствующеготриггера.В предлагаемом устройстве времязадержки на обслуживание будет зависеть только от динамических свойствиспольэуеьн логических элементовсредней задержки распространения сигнала и количества последовательныхэлементов, через которые этот сигнал:проходит,Таким образом, дальнейшее повыаение быстродействия может быть достигнуто применением элементов с меньлСФормула изобретенияЗапоминающее устройство, содержа-,щее накопитель, первый вход которогоподключен к выходу дешифратора, первый регистр адреса, вход которого подключен к шине управления, второй регистр адреса, выход которого подключен ко входу дешиФратора, первый блокуправления, первый вход которого подключен к шине запроса, а второй - кшине контроля, о т л и ч а ю щ е е -с я тем, что, с целью повыаения быстродействия устройства, в него введенывторой блок управления, первый входкоторого подключен к выходу первогорегистра адреса, второй вход - к выходу первого блока управления, третий вход - к первому выходу накопителя, первый выход - ко второму входунакопителя, а второй выход - к третьему входу накопителя, и шиФратор, входкоторого подключен ко второму выходу накопителя, а выход - ко входу второго регистра адреса.источники кнФормации, принятые во внимание при экспертизе1. Авторское. свидетельство СссР Ю 514346, кл. 6 11 С 21/00, 1976.2, Авторское свидетельство СССР по .заявке 9 2617017/18-24, кл. С 11 С21/00, 1978 (прототип).809361 40/68 Тираа 656 . Подписно ВНИИПИ Государственного комитета СССР цо делам изобретений:и открытий 113035, Москва., %-35, Раушская наб., д.
СмотретьЗаявка
2759503, 27.04.1979
МИНСКОЕ ВЫСШЕЕ ИНЖЕНЕРНОЕ ЗЕНИТНОЕРАКЕТНОЕ УЧИЛИЩЕ ПВО СТРАНЫ
БУЙНОВ НИКОЛАЙ НИКОЛАЕВИЧ, НЕПОМНЯЩИЙ АЛЬБЕРТ БОРИСОВИЧ
МПК / Метки
МПК: G11C 11/00
Метки: запоминающее
Опубликовано: 28.02.1981
Код ссылки
<a href="https://patents.su/3-809361-zapominayushhee-ustrojjstvo.html" target="_blank" rel="follow" title="База патентов СССР">Запоминающее устройство</a>
Предыдущий патент: Запоминающее устройство
Следующий патент: Запоминающее устройство с само-контролем
Случайный патент: 233967