Запоминающее устройство

Сфез Сфеетскии Сфциалистичеких РеспубеаОПИСАНИЕИЗОБРЕТЕНИЯК АВТУСКОМУ СВ ЕТВЛЬСТВУ(51)м. кл.з с присоединением заакм ЙВ6 11 С 7/00 Государственнмй коинтет СССР но аснаи нзофрстоннй н открытнй(23) Приоритет,Опубликоеамо 2802 В 1. Ьеллетемь 4 В 8 Дата опубликоеаиил описание 28.02 В 1(сИ,Московский ордена Трудового Красного Знаме итекстильный институт(54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО Изобретение относится к вычисли" тельной технике и предназначено для использования в цифровых вычислительных машинах с повьшинными требованиями к информационной надежности.Известно устройство, в котором запоминающая матрица (накопитель) подсоединена к усилителям воспроизведения с помощью диодов и транзисторов, 1 О входы которых через трансформаторы подсоединены к стробирующему генератору, кроме того в нем йС-цепочки подключены к диодам н эмиттерам транзисторов. В этом устройстве повышена помехозащищенность эа счет одновременного стробирования и предусмотрено гюдавление помех в нелинейных элементах (11.Это устройство не исчерпывает до конца всефвозможности повышения ин О формационной надежности запоминающих устройств, так как в нем отсутствуют элементы н блоки, обеспечивающие многократное стробирование и сравнение сформированных сигналов.Из известных эапоминакщих устройств наиболее близким к предлага" емому является устройство, содержащее накопитель, соединенный с ключами Х и У и усилителями считывания, 30 которые подключенц к формирователям сигналов и к формирователям стробирующих импульсов, подсоединенных к блоку задержки, который подключен к блоку управления, В этом устройстве используется по сути дела жесткое стробирование за счет формирования импульса стробирования с помощью бло-о ка эадераки по сигналу с блока управления 2.Но в данном устройстве отсутствует воэможность обеспечения высокой информационной надежности, так как предусмотрено только дублирование блоков с целью обеспечения повышенной конструктивной или схемиой надежности, а задача повышения информационной надеаности в нем не ставилась и не решалась. В устройстве нет блоков и элементов, позволяющих осуществить многократное стробирование.Цель изобретения - повышение инФормационной надежности ЗУ путем неоднократного стробирования одного и того ае сигнала чтения в разное время после поступления его на усилитель считывания, что позволяет выделить сигнал чтения из помех с большей достоверностью, т.е. с большей инФормационной надежностью.Поставленная цель достигается тем,что в запоминающее устройство, со 1держащее накопитель, входы которогоподключены через координатные ключик первому входу основного блока управления, выходы накопителя через основные усилители считывания подключены к первым входам основных дискриминаторов, выходы которых подключенык входам основных формирователей сигнала, второй выход основного блока уп- Оравления через основной формировательуровня дискриминации подключен к вторым входам основных дискриминаторов,а третий выход через блок задержкиподключен к выходам-основного формирователя стробирующих импульсов, выход которого соединен с соответствующими входами усилителей считывания,и числовой регистр, введены три группы элементов И, элементы ИЛИ, двегруппы триггеров и дополнительные 20формирователь стробирующих импульсов,формирователь уровня дискриминации,дискриминаторы, блок управления, формирователи сигналов, усилители считывания, первый и второй входы дополнительных усилителей считывания подключены к одноименным входам основныхусилителей считывания, а третий входк выходу дополнительного формирователя стробирующих импульсов, входыкоторого подключены к соответствующим выходам блока задержки, выходыдополнительных усилителей считываниясоединены с первыми входами дополнительных дискриминаторов, выходы которых подключены к входам дополнительных формирователей сигналов, вторыевходы дополнительных дискриминаторов подключены к выходу дополнительного формирователя уровня дискриминации, вход которого соединен с четвертым выходом основного блока управления, выходы основных и дополнительных формирователей сигналов подключены соответственно к первым входам элементов И первой группы и элементов ИЛИ, к вторым входам элементов И первой группы и элементов ИЛИ,выходы элементов И первой группы иэлементов ИЛИ подключены непосредственно к входам числового регистра,.а через триггеры - к одному из выходов дополнительного блока управления и первым входам элементов И второ .и третьей групп, вторые входы ивыходы которых подключены через дополнительный блок управления соответственно к другому входу и первому выходу основного блока.На чертеже представлена схема запоминающего устройства,Запоминающее устройство содержит 0блок 1 управления, соединенный ключами 2 Х и У с основным формирователем 3 уровня дискриминации и дополнительным формирователем 4 уровнядискриминации, с блоком 5 задержки, 65 подключенным к формирователю 6 стробирующих импульсов и к дополнительному формирователю 7 стробирующих импульсов, соединенным соответственно с усилителями 8 считывания и дополнительными усилителями 9 считывания, подключенными к накопителю 10, соединенному с ключами 2 Х и У. Усилители 8 считывания соединены с дискриминаторами 11, вторые входы которых подключены к формирователю 3 уровня дискриминации, а выход к формирователям 12,сигналов. Выходы дополнительных усилителей 9 считывания соединены с дополнительными дискриминаторами 13, вторые входы которых подключены к выходу дополнительного формирователя 4 уровня дискриминации, а выходы с входами дополнительных формирователей 14 сигналов, Выходы формирователей 12 сигналов и дополнительных формирователей 14 сигналов подключены к входам элементов ИЛИ 15и элементов И 16 первой группы, выходы которых соединены с числовым регистром 17 и с первыми входами триггеров 18 первой группы, соединенныхс первыми входами элементов И 19 второй группы, вторые входы и выходы которых подключены к дополнительному блоку 20 управления, соединенному с блоком 1 управления. Вторые входытриггеров 18 первой группы подключены к вторым входам триггеров 21 второй группы и дополнительному блоку 20 управления. Первые входы триггеров 21 второй группы соединены с выходами группы элементов ИЛИ 15, а выходы триггеров 21 второй группы подключены к первым входам элементов И 22 третьей группы, вторые входы и выходы которых соединены с дополнительнымблоком 20 управления. Блок 1 управления включает в себяэлементы И, ИЛИ, счетчик на Э -К триггерах, инверторы, усилители мощности для стандартных сигналов, триггеры опроса и задания режима, элементы задержки.В режиме считывания информации с блока 1 управления запускаются ключи Х и У (в случае необходимости и со сдвигом по времени), причем длительность запускающих импульсов определяется элементами задержки, элементами И и ИЛИ и триггером опроса. Затем через определенное время блок 1 управления выдает сигналы на формирователь стробирующих импульсов, усилители воспроизведения. Задание уровня дискриминации с помощью формирователя уровня дискриминации регулируется с помощью блока управления. Дополнительный блок 20 управления содержит элементы И, ИЛИ, НЕ, триггер установки режима, триггер двой,ного или многократного стробирования,Поэтому в предложенном запоминающем устройстве возможно решение рационального расположения стробирующих импульсов, когда помеха затухает, а сигнал чтения еще относительновелик. Аппаратное сравнение правильности считывания "1" или ",Оф осуществляется с помощью усилителя 8 и дополнительного усилителя 9, на которые проходят не только стробирующие сигналы в разное время, но и в разные уровни дискриминации. Разные уровни дискриминации подаются с помощью действия формирователя 3 уров-ня дискриминации и дополнительного формирввателя 4 уровня дискриминации на дискриминаторы 11 и дополнительные дискриминаторы 13. Дискриминаторы 11 и дополнительные дискриминаторы 13 соединены с формирователем 12 сигналов и дополнительными формирователями сигналов 14, на которых независимо формируются сигналы чтения, считанные по одному и тому же разряду. Эти сигналы поступают на элемен 60 счетчик количества стробирующих импульсов и инверторы.Работа дополнительного формирователя уровня дискриминации, дополнительных дискРиминаторов, стробирование дополнительных усилителей воспроизведения и управление группами, элементов И и ИЛИ осуществляется синхронно с работой блока 1 управления с помощью дополнительного блока 20 управления. 10При поступлении сигнала считывания из блока 1 управления на ключи 2 Х и У происходит считывание сигналов по определенному адресу из накопителя 10, которые поступают на входы усилителей 8 считывания и входы 1 дополнительных усилителей 9 считывания. В этом же такте считывания с другого входа блока 1 управления запускается блок 5 задержки, по выходным сигналам которого (первый и вто рой выход) запускается и формируется длительность импульса строба на формирователе 6 стробирующих импульсов. Выходной импульс формирователя стробирующих импульсов служит в качестве д стробирующего импульса для усилителей 8 считывания. По истечении некоторого наперед заданного времени по сравнению со стробирующим импульсом, поступившим на усилители считывания по управляющему импульсу из блока 1 управления, блок 5 задержки (третий и четвертый выход) запускает и формирует длительность импульса строба для дополнительных усилителей 9. Это позволяет стробировать один и тот же сигнал чтения, поступивший из накопителя 10 дважды (аналогичная схема ЗУ может быть выполнена и для многократного стробирования Ьдного и того же сигнала), 40 ты И 16 и элементы ИЛИ 15. В том случае, если сформированы "1" формирователем сигналов 12 и дополнительным формирователем 14 сигналов, происходитзапись "1" в числовой регистр 17. Если же на элементы И 16 и элементы ИЛИ 15 поступают разные информационные сигналы, т,е. "1" и ф 0", запись в числовой регистр 17 не происходит,а происходит поразрядная запись триггера 18 первой группы триггеров 21 второй группы, т.е. запись "Оф или "1" (или наоборот), Перед этой записью триггеры первой и второй группы по сигналу с дополнительного блока 20 управления сбрасываются в "0"После записи информации в эти триггеры происходит опрос состояния триггеров путем подачи управляющего сигнала (потенциала) с дополнительного блока 20 управления на вторые входы элементов И 19 второй группы и вторые входы элементов И 22 третьей группы. В случае несоответствия с формированных сигналов в формирователе сигналов и в дополнительном формирователе 14 сигналов с выходов соответствующих разрядов элементов И 19 второй группы и элементов И 22 третьей группы в дополнительный блок 20 управленияпоразрядно приходят сигналы "1" и "Оф (или наоборот), Это служит причиной выработки управляющего сигнала дополнительным блоком управления 20, который поступает в блок 1 управления на повторный опрос данного адреса слова или фиксации возможной информационной ошибки в данном слове. Такое воспроизведение одного и того же сигнала позволяет исключить информационную ошибку при определении считанного сигнала "1" или "0". Поэтому использование предлагаемого запоминающего устройства в цифровой вычислительной машине может удовлетворить повышенные технические требования к информационной надежности и исключить случайное воспроизведение ложной информации из-за случайных и квазидетерминированных помех. Внедрение такогозапоминающего устройства будет способствовать эффективности использования не только запоминающего устройства, но и ЦВМ в целом.формула изобретенияЗапоминающее устройство, содержащее накопитель, входы которого подключены через координатные ключи к первому входу основного блока управления, выходы накопителя через основные усилители считывания подключенык первым входам основных дискриминаторов, выходы которых подключены к входам основных формирователей сигналов, второй выход основного блока809350 Составитель Л. АмусьеваРедактор А, Власенко Техреду,Костелевич Корректор М. Шароши Заказ 439/67 Тираж 656 ВНИИПИ Государственного по делам изобретений 113035, Москва, Ж, РаушПодписноеитета СССРткрытийя наб., д. о ал ППП "Патент", г. Ужгород, ул. Проектная управления через основной формирователь уровня дискриминации подключенк вторым входам основных дискриминаторов, а третий выход - через блокзадержки подключен к выходам основного формирователя стробирующих импульсов, выход которого соединен ссоответствующими входами усилителейсчитывания, и чнслоьой регистр, о тл и ч а ю щ е е с я тем, что, сцелью повышения надежности устройства, в него введены три группы элементов И, элементы ИЛИ, две группы триггеров и дополнительные формировательстробирующих импульсов, формирователь уровня дискриминации, дискримина-,торы, блок управления, формирователи 13сигналов, усилители считывания, первый и второй входы дополнительных усилителей считывания подключены к одноименньвю входам основных усилителейсчитывания, а третий вход - к выходу 20дополнительного формирователя стробирующих импульсов, входы которого подключены к соответствующим выходам блока задержки, выходы дополнительныхусилителей считывания соединены спервыми входами дополнительных дискриминаторов, выходы которых подключены к входам дополнительных формирователей сигналов, вторые входы дополнительных дискриминаторов подключены к выходу дополнительного Формирователя уровня дискриминации, входкоторого соединен с четвертым выходом основного блока управления, выходы основных и дополнительных формирователей сигналов подключены соответственно к первым входам элементов И первой группы и элементов ИЛИ,к вторым входам элементов И первойгруппы и элементов ИЛИ, выходы элементов И первой группы и элементовИЛИ подключены непосредственно квходам числового регистра, а черезтриггеры - к одному из выходов дополнительного блока управлейия и первым входам элементов И второй итретьей групп, вторые входы и выходыкоторых подключены через дополнительный блок управления соответст-.венно к другому входу и первому выходу основного блока управления. Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРМ 410154, кл. 6 11 С 7/02, 1971.2. Хранение информации в кибернетических устройствах. Под ред.Л.П. Крайзмера. М., "Сов. радио",1969, с. 294-307 (прототип),