Запоминающее устройство

Сфез Сфввтскик Сфциалнстическма РеспубликОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВ ИТЕЛЬСТВУ(51)м,. кл,з С 11 С 11/00 с присоединением заявки ЙоГосударственный комитет СССР по Аелам изобретения и открытий.6(088.8) Дата опубликования описания 28,0281(54 ) ЗАПОМИНАЮЩЕ РОИСТВО Изобретение относится к запоминающим устройствам (ЗУ), выполненным на основе полупроводниковых запоминающих элементов.Известны ЗУ, в которых снижение потребляемой мощности достигается путем подключения к источнику питания элементов строки на время выборки, а в режиме хранения через определенные интервалы времени с целью поддер жания информационного содержания элементов строки 11 .Наиболее близким техническим решением к предлагаемому является запоминающее устройство, содержащее матри цу полупроводниковых запоминающих элементов, организованных в строки, шины выборки строки в матрице, адресные шины, ключи импульсного питания строк, числовые шины, шины питания, 20 соединенные соответствующим образом 23.В данном ЗУ код адреса числа задается кодовой комбинацией, поступающей по адресным шинам, и сигналами на 5 шинах выборки строки в матрице. Сигналы адресных шин определяют адрес нужной ячейки в запоминающих элементах строки, а сигналы на шинах выборки ,строки - нужную строку матрицы. для 30 выполнения операции записи или считывания на одну из шин выборки строкиподается разрешающий уровень (например уровень логической "1"), на адресные шины - та или иная кодовая комбинация, При этом на остальные шины выборки строки подается уровеньлогического ф 0", в результате чегоони находятся в режиме хранения информации. Недостатком известного ЗУ является низкая надежность работы, что связано с воэможностью одновременного выбора нескольких строк матрицы в случае поступления от пользователя ложных сигналов выборки строк матрицы, находящихся в режиме хранения при выполнении операций записи или считывания по тому или иному адресу выбранной строки. Это ведет к выходу нз строя отдельных запоминающих элементов строк, так как в каждом разряде числа выходы элементов всех строк обычно объединены непосредственно и не допускают работы при их одновременной выборке. В иных случаях одновременная выборка нескольких строк приводит.к потере информационного содер-. жания ложно выбранных строк, что так 809359же недопустимо в процессе работыустройства.Цель изобретения - увеличение надежности работы устройства.Поставленная цель достигается тем,что в запоминающее устройство, содержащее матричный накопитель, первыевходы запоминающих элементов которого подключены к адресной шине, а выходы запоминающих элементов каждогостолбца объединены и подключены ксоответствующей числовой шике, шинывыборки строки, введены элемент "Исключающее ИЛИф и элементы И, выходыкоторых подключены к вторым входамзапоминающих элементов, первые входыэлементов И соединены с выходом элемента "Исключающее ИЛИ", а вторые -с шинами выборки строки и входамиэлемента "Исключающее ИЛИф.На чертеже представлена структурная схема запоминающего устройства. 20Запоминающее устройство содержитматричный накопитель 1, выполненныйна запоминающих элементах 2 (полупроводниковых), элементы И 3, элемент"Исключающее ИЛИ" 4, числовая шина 5, дадресная шина 6, шины 7 выборки строки.Устройство работает следующим образом,Сигналы по шинам 7 выборки строкиматрицы 1 поступают на входы элементов И 3 и входы элемента "ИсключающееИЛИ 1 4. При поступлении от пользователя сигнала выборки строки лишь поодной шине 7 на входы элементов И 3с выхода элемента "Исключающее ИЛИ" 4подается разрешающий уровень, в результате чего сигнал выборки поступает на соответствующую строку запоминающего элемента 2 матрицы 1. В соответствии с кодовой комбинацией на адресных шинах 6 производится операциязаписи или считывания по тому или иному адресу выбранной строки запоминаю-щего элемента 2.В случае, когда хотя бы по двум 45шинам 7 передаются одновременно сигналы выборки строки, элемент "Исключающее ИЛИ" 4 выдает запрещающий уровень на входы элементов И 3, в результате чего на входы запоминающих элементов 2 строк матрицы 1 не поступают сигналы выборки строки, а строки автоматически переводятся в режим хранения информации. Такое состояние ЗУ сохраняется все время, пока на нескольких шинах 7 одновременно присутствуют сигналы выборки строки.Использование изобретения позволяет исключить случайную выборку одновременно нескольких строк запоминающих элементов матрицы, сохранить информационное содержание всех строк за счет перевода их в режим хранения информации при поступлении одновременно по нескольким шинам сигналов выборки строк, а также исключить опасность выхода из строя запоминающих элементов строк матрицы и потери полезной информации строк при поступлении от пользователя сигналов выборки одновременно по нескольким шинам, что увеличивает информационную надежность работы устройства.формула изобретенияЗапоминающее устройство, содержащеематричный накопитель, первые входызапоминающих элементов которого подключены к адресной шине, а выходы запоминающих элементов каждого столбцаобъединены и подключены к соответствующей числовой шине, шины выборки строки, о т л и ч а ю щ е е с я тем,что, с целью повышения надежности устройства, в него введены элемент фИс-.ключающее ИЛИ" и элементы И, выходыкоторых подключены к вторым входамзапоминающих элементов, первые, входыэлементов И соединены с выходом элемента "Исключающее ИЛИф, а вторые -с шинами выборки строки и входамиэлемента "Исключающее ИЛИ".Источники информации,принятые во внимание при экспертизе1. Полевые транзисторы и интегрзльные микросхема. в . "Электроника", 1974,9 6, с. 63.2. Патент США 9 3703710, кл. 340173, опублик. 1972 (прототип).809359 Составитель А Амусьеванина Техред Ж,Кастелевич Корректор Г. Рааетни ктор Л. ное ака 5 илиал ППП "Патент", г. Уагород, ул. Проектная, 4 40/68 Тирам 656 ВНИИПИ Государственного по делам изобретений 113035, Москва, Ж, Ра