Патенты с меткой «памяти»

Номер патента: 1275540

Опубликовано: 07.12.1986

Авторы: Захарян, Красовский, Леонтьев, Раев, Шотов

МПК: G11C 11/14

Метки: доменной, исправления, обнаружения, ошибок, памяти

...словав этот регистр с выхода "Отсчет разрядности информационного слова" программируемой логической матрицы 8поступает сигнал, переводящий триггер 4 в нулевое состояние и прекращающий подачу синхроимпульсовДалеепроисходит запись очередного информационного слова в буферный регистр 1, Эта операция повторяетсяР раз. В регистре 11 Формированиякорректирующего кода производится3 1275 деление записываемой информации на порождающей многочлен и вычисление корректирующего числа.После формирования корректирующего числа по шинам 14 и 15 поступают сигналы управления, разрешающие его передачу через мультиплексор 12 на шины 13 вывода данных.В режиме чтения информационный блок поступает в ОЗУ системы и одно О временно по шине 2 ввода данных поступает на...

Номер патента: 1275544

Опубликовано: 07.12.1986

Авторы: Лушников, Минков, Соломоненко

МПК: G11C 11/40

Метки: памяти, элемент

...1Изобретение относится к областимикроэлектроники и предназначено дляиспользования в больших интегральныхсхемах (БИС) динамических запоминающих устройств с произвольной выборкой (ЗУПВ),На чертеже представлено предлагаемое устройство.Элемент памяти содержит ключевойтранзистор 1, сток которого являетсявходом 2 элемента памяти, накопительный конденсатор 3, дополнительный ключевой транзистор 4, сток которого является выходом 5 элементапамяти, затворы транзисторов 1 и 4 являются входом 6 выборки элементапамяти. Пунктиром обозначены паразитные емкости шин записи - считывания (не указаны), к которым элементпамяти подключен через вход и выход.Так как элемент памяти подключендифференциально к двум шинам записисчитывания, то это дает...

Номер патента: 1275545

Опубликовано: 07.12.1986

Автор: Тенк

МПК: G11C 11/40

Метки: памяти, ячейка

...7 импульсного питания, шину 8 постоянного питания, паразитный конденсатор 9.Ячейка памяти работает следующим образом.В режиме записи сигнал по адресному входу 6 открывает адресный транзистор 3 и информация с информационного входа-выхода 5 через транзисторы 3 и 2 поступает на накопительный конденсатор 4. В режиме считывания адресный сигнал по входу б открывает адресный транзистор 3. Импульс напряжения на шине 7, складываясь с напряжением на конденсаторе 4, поступает на затвор транзистора 1 и отпирает его, вследствие чего шина 8 постоянного напряжения через открытые транзисторы 1 и 3 подключается к входу-выходу 5. В режиме реге 75545 2нерации адресный транзистор 3 закрыт. В момент действия импульса напряжения на шине 7 информация,...

Номер патента: 1275548

Опубликовано: 07.12.1986

Авторы: Бучнев, Васильев, Карпунин

МПК: G11C 29/00

Метки: интегральных, микросхем, оперативной, памяти

...запишет единиКогда пропишется вся память,(п + + 1)-й разряд счетчика б адреса установится в состояние единицы, что разрешит работу цифрового компара- . тора 2 и переведет режим работы испытуемой микросхемы памяти в режим "Чтение", а п младших адресных разрядов двоичного управляющего счетчика обнуляется. Теперь в каждом тактовом импульсе происходит сравнение записанной в испытуемую микросхему памяти информации с младшим адресным разрядом, поступающим через мультиплексор 7 и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 8 на вторую группу входов цифрового компаратора 2. Если хотя бы по одному адресу произойдет несравнение, то регистратор брака 3 перейдет в состояние "Не годен" и заблокирует счет счетчика 6 адреса. Если несравнения не произошло, то счетчик...

Номер патента: 1275549

Опубликовано: 07.12.1986

Авторы: Абрамов, Климшин, Тихомиров

МПК: G11C 29/00

Метки: блоков, памяти

...блоку памятииз группы параллельно тестируемыхблоков памяти.Сигнал несОответствий с выходовблока 5 передается в блок 8.Повышение быстродействия устройства достигается эа счет обеспечениявоэможности параллельного контроля. с конвейерной организацией тестирования блоков памяти, Предварительнов регистр 12, который является общимдля всех каналов блока 8, по сигналамиз накопителя 13 заносится информация о количестве тестов, составляющихтестовую программу проверки блока памяти. В начальный момент содержимоерегистра 12 заносится в счетчик 17,По мере загрузки проверяемых блоков памяти в контактирующие приспособления платы 9 соответствующимидатчиками 10 формируются сигналы нулевого уровня, которые поступают всоответствующие каналы...

Номер патента: 1277214

Опубликовано: 15.12.1986

Авторы: Блинков, Горовой, Свиридович, Хвощ, Чернуха

МПК: G11C 29/00

Метки: блоках, исправления, обнаружения, ошибок, памяти

...самый запоминающий элемент, поэтому для ее исправленияможно использовать метод двойногоинвертирования. Если шифратор 2 1определяет наличие двойной ошибки,то на выходе 25 появляется признакдвойной ошибки, данные с инверсныхвыходоврегистров 1 и 2 через мультиплексоры 12,13 и 14,15 поступаютна входы коммутаторов 6,7 и черезних - на выходы 22 23. Одновременно инверсные значения контрольныхбитов с инверсных выходов регистра3 через мультиплексор 11 и коммутатор 8 поступают на выходы 24. Инверсные значения,цанных и контрольныхбитов записываются в контролируемуюпамять, затем читаются из нее, Производится формирование новых контрольных битов и признаков ошибки, ихдешифрация. Если удалось исправитьхотя бы одну ошибку, методом двойного...

Номер патента: 1278973

Опубликовано: 23.12.1986

Авторы: Заболотный, Косоусов, Максимов, Петричкович

МПК: G11C 7/00

Метки: блоков, импульсов, памяти, формирователь

...соответственно, Ф=О и Ф= 1. При этом открытые первый 1 и второй 2 транзисторы обеспечивают формирование в узлах А и В уровней, соответственно, Е и О. Закрытые пятый 5 и восьмой 8 транзисторы отключают выход 13 от шины 9 питания и общей шины 1 О, обеспечивая тем самым рассивное (третье) состояние выхода 13. Смена управляющего кода 01 на противоположный 1, 0 на входах, соответственно, 11 и 12 переводит схему в режим формирования предзаряда.В зависимости от состояния выхода 13 возможны два варианта переходного процесса:формирование предзаряда из нулевого состояния на выходе 13 - область 1 на фиг. 2; 55формирование предзаряда из единичного состояния на выходе 13 - область 11 на фиг. 2. В первом варианте переходного процесса открывающийся...

Номер патента: 1278982

Опубликовано: 23.12.1986

Авторы: Бородин, Егорова

МПК: G11C 29/00

Метки: блоках, обнаружения, ошибок, памяти, программ

...совылают, цто означает оорыИсце к коц; ролируслому модуло памяги, тс б,Ок 9 .рыв 110- ция вырабатывает разрспы юИи й 1 с)тс 1 сиыл, поступаю)ций на 1)-вход тр. геры 20. Импульс разрешения выооркц по вход, 6 ностуцает церез коммутатор 18 Еа вход оловибратора 21, кото)ый формируе; импульс нужной е.телыОс) и л.)я обрыИе;1 я к блоку 32 Опс.ративОЙ 1.2 МИЕИ, 10 сту цые 01 пи Й рез формирователь 25 ы в:ол 35 Колыадресов младших разрядов в это время через коммутатор 38 поступают на вход 34. г 1 о входу 31 установлен режим считывания из блока 32 памяти. В результате этого по здпрашиваемому адресу выбирается информация (единица или ноль). Возможны двд про. должения работы блока 2:1. Если считывается единица - признак первого обращения по...

Номер патента: 1280449

Опубликовано: 30.12.1986

Авторы: Борухов, Вагнер

МПК: G11C 16/06, G11C 16/10, G11C 7/00 ...

Метки: записи, информации, памяти, полупроводниковые, программатор, элементы

..."Пуск" соответствует началу прожигания перемычки выбранногополупроводникового элемента памяти,т.е. этот сигнал определяет моментначала программирования. 35 Под действием этого сигнала фор.мирователь 30 формирует на выходе 33 импульс, длительность которого ,равна ов и определена для конкретного типа матриц ПЗУ, причем эта длительность должна немного превышать максимально необходимое время прожигания бездефектных элементов памяти о, т.е.ь,40 45 Одновременно с этим по сигналу "Пуск" блок 6 формирует сигнал, обеспечивающий режим программирования элемента памяти и поступающий на разъем 4. Сигнал "Пуск" по шине 13 через открытый элемент И 44 поступает на формирователи импульсов 41 и 46. Формирователь 41 вырабатывает сигнал считывания...

Номер патента: 1280452

Опубликовано: 30.12.1986

Авторы: Баранов, Герасимов, Григорьев, Кармазинский, Поплевин, Савостьянов

МПК: G11C 7/00

Метки: блоков, информации, памяти, считывания

...с помощью временной диаграммы. В начальный момейт времени 1 начинается изменение напряжений на входных разрядных шинах 1-2, соответствующие считываемой информации. Пусть для определенности напряжение на шине 2 остается равным нулю, а на шине 1 увеличивается по линейному закону (это имеет место в типовых БИС ОЗУ статического типа),=7, И- ,) (1) где 7 - скорость изменения напряжения на входной разрядной шине;- время. В момент времени й, ,когда разность напряжений на входных разрядных шинах 1 и 2 станет достаточной 7 , чтобы компенсировать разброс параметров симметричных транзисторов 12-13, 14-15, 16-17, 18-19 и 20-21 и разброс емкостей в узлах 24-25, на адресный вход 7 подается напряжение 0, разрешающее передачу информации с первой пары...

Номер патента: 1280459

Опубликовано: 30.12.1986

Автор: Гаврилов

МПК: G11C 29/00

Метки: памяти

...и вводавывода. Устройство принимает с шины59 сигналы подтверждения данных изапрета ОЗУ.Направлением передачи данных через группу формирователей 30 управляет элемент 41, который в зависимости от состояния выхода элемента51 инвертирует или неинвертируетсостояние соответствующего разрядакода команды, Состояние "1" триггера 28 вызывает изменение операцииобращения при обращении к фоновым40 45 50 55 ячейкам тестируемого ОЗУ. С выхода элемента 41 снимается дополнительный код операции обращения к тестируемому ОЗУ. Дешифратор 12 формирует одну из четырех команд управления ЗАПИСЬ В ПАМЯТЬ, ЧТЕНИЕ ПАМЯТИ, ЗАПИСЬ В ПОРТ ВЫВОДА, ЗАПИСЬ В ПОРТ ВВОДА.Имеется возможность выполнения операции чтения тестируемого ОЗУ с контролем или без контроля...

Номер патента: 1280645

Опубликовано: 30.12.1986

Авторы: Авраменко, Арискин

МПК: G06F 13/16

Метки: вводно-выводными, многоблочной, памяти, процессором, сопряжения, устройствами

...устройства, 55В операциях "Чтение" запрос ЗП-И выводного устройства 15 через элемент ИЛИ 23 и узел 26 КПП поступает 45 4в магистраль 13 в качестве сигнала синхронизации СхЗ 2, В ответ,на шине данных магистрали 13 появляется информация одновременно с сигналом СхИ 2. Данные на вывод поступают через узел 22, а сигнал СхИ 2 через узел 26 выдается в качестве строба СТР-И, который уведомляет выводное устройство 1.5 о том, что информация для него на шинах данных выставлена. Одновременно содержимое счетчика 18 увеличивается на 2, а содержимое счетчика 19 уменьшается на 1. Выводное устройство 15, разместив предназначенное для кего слово данных, может выставить запрос ЗП - И на выдачу очередного слова, Таким образом, обмен данными в операциях...

Номер патента: 1282140

Опубликовано: 07.01.1987

Авторы: Будовский, Ежова, Мироненко, Подвальных, Смирнова

МПК: G06F 11/28

Метки: адреса, зон, модификации, отладке, памяти, программ

...ОП. Далее с информационных входов/выходов 21 устройства адрес снимается.В режиме чтения данных на входе 17 записи устройства и соответственно на первом входе элемента И 3 присутствует потенциал высокого уровня, а на вход 18 чтения и соответственно на первый вход элемента И 4 поступает сигнал высокого уровня "ДЧТ". При этом на управляющий выход 21 устройства поступает потенциал низкого уровня, определяющий режим чтения из отладочной памяти, и производится чтение данных по адресу, установленному на выходах 24 и 25 устройства (адрес первой зоны отладочной памяти), на вход 22 данных устройства. Так как на управляющем входе коммутатора 1 формируется запрещающий потенциал низкого уровня, данные из отладочной памяти с входа 22 устройства через...

Номер патента: 1282147

Опубликовано: 07.01.1987

Авторы: Бессмертный, Жижин

МПК: G06F 13/16

Метки: доступом, памяти

...СИ 3, который можно использовать для синхронизацииинформации с ВО-выхода блока 4, навыход блока 5 не поступит, так какэлемент 21 закрыт нулевым потенциалом с инверсного выхода триггера 17.Следующий синхроимпульс СИ 4 устанавливает триггеры 16 и 18 в исходное состояние, при этом спад импульса на единичном выходе триггера18 производит смену кода записи всчетчике 8. Теперь в следующий циклработы распределителя 6 с появлением синхроимпульса СИ 1 осуществляется процесс считывания, так как наВ-вход триггера 17 поступает нулевой потенциал с выхода элемента 20,а на В-входе триггера 16 сохраняется единичный потенциал. 30Таким образом, синхроимпульс СИ 1следующего цикла опрокидывает триггер 17 в нулевое положение, а триггер 16 остается в...

Номер патента: 1282221

Опубликовано: 07.01.1987

Авторы: Новик, Старчихин, Шацкий

МПК: G11C 29/00

Метки: блоков, динамических, памяти

...функций: запись в регистр 25 содержимого формирователя 26, сравнение в блоке 24 40 содержимого регистра 25, полученного контрольного кода и содержимого блока 22, который служит для задания эталонного контрольного кода, обнуление формирователя 26, стробирова-, 45 ние записи результата сравнения из блока 24 в регистр 13. Полученный контрольный код индицируется блоком 23 и одновременно этим же блоком индицируется несовпа,дение сформированного из считанной информации контрольного кода с эталонным по сигналу с выхода блока 24.Сущность измерения предельного времени регенерации состоит в том, что в определенный момент времени, когда запоминающий массив блока 28 заполнен вполне определенной информацией, обращение к блоку 28 прерывается на...

Номер патента: 1283763

Опубликовано: 15.01.1987

Авторы: Самченко, Стебунова, Тимофеев

МПК: G06F 9/36

Метки: адресации, доступа, канала, памяти, прямого

...(1 ОО), на вход элемента 27 с третьего информационного выхода счетчика 20 поступает сигнал "1". На, вто - ром входе элемента 27, соединенном с выходом элемента 24, также Формируется сигнал "1" так как на входО 5 20 25 :О Щ 50 55 В третьем режиме работы устройства (режиме завершения записи) н блок 6 по входу 13 поступает сигнал завершения записи, который устанавливает в единичное состояние триггер 5. В конце очередного цикла работы счетчика 20 (когда содержимое счетчика 20 становится равным 4) сигнал с третьего информационного выхода счетчика 20, поступающий на синхровход триггера 16, устанавливает триггер 1 б в единичное состояние, чта приводит к появлению на выходе элемента. 31 и выходе 40 блока 6 "1", т.е. на инйормационный вход блока...

Номер патента: 1283766

Опубликовано: 15.01.1987

Авторы: Есипов, Захаревич, Калиш, Сорокин

МПК: G06F 13/18, G06F 9/50

Метки: многоканальное, обращения, памяти, приоритетного

...номера модуля памяти, т. е, если этот источник обращается к тому же модулю памяти, что и источник рассматриваемого сигнала запроса. С выходов элементов И 5 сигнал запроса поступает на подключенные к ним входы элементов ИЛИ-НЕ б, пройдя 30 которые, инвертируется и приходитдалее на подключенные к их выходам первые входы элементов И-НЕ 7, блокируя прохождение через данные элементы сигналов запросов, поступившихна их вторые входы от соответствующих источников, обратившихся к тому же модулю памяти, что и источник рассматриваемого сигнала запроса, и имеющих большие по сравнениюс ним порядковые номера. Если рассматриваемый сигнал запроса проходит от первого источника, он обязательно появляется инвертированным на выходе элемента НЕ 8, Если же...

Номер патента: 1283851

Опубликовано: 15.01.1987

Авторы: Баранов, Герасимов, Григорьев, Кармазинский, Поплевин, Савостьянов

МПК: G11C 7/06

Метки: блоков, информации, памяти, считывания, усилитель

...усилительных и установочных транзисторов 9-10 и 13-14,затворы входных и установочных транзисторов 11-14 соединены с адреснымвходом 5 устройства,Усилитель работает следующим образом.В статическом режиме на адресномвходе 5 поддерживается напряжениелогического нуля (логический 0). Приэтом открыты установочные транзисторы 13-14, а остальные транзисторы 7 -12 закрыты, благодаря чему во внутренних узлах 15 и 16 установлены напряжения логического О. Сквозное про 51 2текание тока через устройство, а,следовательно, и потребление мощности, отсутствует,Режим считывания информации поясняется с помощью временной диаграммы на фиг. 2. В начальный моментвремени С, начинается изменение напряжения на разрядных входах 1 и 2в соответствии со считываемой...

Номер патента: 1283858

Опубликовано: 15.01.1987

Авторы: Альмяев, Грицай, Красько, Шуть, Ярмолик

МПК: G11C 29/00

Метки: блоков, памяти

...первые Е адресов.1+1-й сигнал с выхода 12 блока 1 управления записывает в счетчик 9 1+1-й адрес.На выходе делителя 17 блока 1 появляется сигнал логической единицы. На выходе 10 блока 1 Формируется логическая "1" По этому сигналу выход старшего разряда регистра 7 через мультиплексор 4 соединяется с входом последовательной записи этого регистра, а вход последовательной записи регистра 6 соединяется с выходом генератора 5 через мультиплексор 3, За предыдущие 1 тактов работы в регистр 7 был записан новый случайный код. Он записывается по +1-му адресу в блок 15 памяти. По 1+2-му адресу записывается сдвинутый циклический на один разряд код регистра 7, т,е, через каждые 1 тактов работы регист,ры б и 7 меняются местами: когда одцн...

Номер патента: 1283859

Опубликовано: 15.01.1987

Авторы: Бутаков, Флейш, Чусовитин

МПК: G11C 29/00

Метки: блоков, памяти

...каждыйраэ Ыосле переполнения вносится уставка У, а блок 2 управления формируетсигналы обращения к проверяемому бло: ку 1 памяти и триггеру 13, тем самымобеспечивается многократное считыва ние адресов и информации проверяемогоблока 1. памяти.Режим контроля записи в проверяемый блок 1 памяти случайных тестов 25начинается с обнуления счетчика 6 итриггера 13, В счетчик 12 заноситсяпо входу 28 уставка 7, определяющаяколичество проверяемых случайных тестов, а в регистр 8 заносится по входу 27 начальное число Р.30 35С целью расширения числа различных последовательностей, формируемых генератором 7, предусматривается возможность занесения по входам 27 в регистр 8 начального числа Р,(где 40 Р - целое число).При обнаружении схемой 3 сравнения...

Номер патента: 1285459

Опубликовано: 23.01.1987

Автор: Мазаник

МПК: G06F 13/00

Метки: оперативной, памяти, распределения

...содержимое счетчиков 2 и 6 увеличивается на 5 1 О 15 20 25 30 35 40 45 50 55 единицу, а под запрос выделяется первая, никогда не использованная таблица.Режим 2: отказ от таблицы. В этом случае на вход 18 устройства поступает импульс, который по вычитающему входу уменьшает содержимое счетчика 2 на единицу (например (Ы - К+1) - 1= М - К и 1 Ч - К-й регистр 4 обнуляется), т.е. происходит возвращение свободной таблицы в файл справочников, и на эту таблицу (которой соответствует М - К-й регистр 4) указывает счетчик 2. Таким образом, в результате возврата таблицы соответствующий регистр 4 обнуляется и на него указывает счетчик 2. Режим 1: выделение памяти под таблицу, при этом ЯТ 2 ( ЯТ 6, В этом случае на вход 17 устройства поступает...

Номер патента: 1285533

Опубликовано: 23.01.1987

Авторы: Баринов, Гафаров, Титов

МПК: G11C 11/40

Метки: памяти, ячейка

...и 6,Для записи информации в ячейку памяти необходимо установить потенциалына разрядных входах 12 и 13 вводимой 30информации: на одном - низкий (приблизительно нулевой) а на другом - высокий (приблизительно потенциал источника питания +П ). При увеличеиении потенциала на адресном входе 11 35до высокого уровня открываются транзисторы 5 и б и в узле триггера,подключенном к разрядному входу снизким потенциалом, устанавливаетсянизкий потенциал, а в другом узле - 40высокий потенциал.При этом триггер переключается всоответствующее состояние,При считывании информации потенциал на адресном входе изменяется так 45же, как и при записи, Разрядные входы в начале считывания обычно имеютвысокий потенциал, Рассмотрим слу 33 2 чай, когда...

Номер патента: 1285535

Опубликовано: 23.01.1987

Авторы: Зильберман, Калинина, Пенкин

МПК: G11C 16/10

Метки: микросхем, памяти, постоянной, программирования

...может производиться как раздельно за два цикла управления с задержкой (если необходимо) между циклами, так и одновременно за один цикл управления: в регистр 21 - старший байт, а регистр 22 - младший.Контроль содержимого МС памяти 10 производится за два цикла управления. За первый цикл производится запись адреса контролируемого слова в регистр 20 адреса, а за второй цикл производится считывание этого слова. 15 При этом вместо сигнала "б" в момент Т 4 на вход устройства поступает сигнал "7" (фиг, 1), который через вто-. рую схему 12 совпадения поступает на выход 13 формирователя 4 и управляет 20 прохождением информации от входов 3 на выводы 2 блока 1 сопряжения.Цикл программирования МС памяти состоит из операций предварительного...

Номер патента: 1285537

Опубликовано: 23.01.1987

Авторы: Белогорский, Торопов, Тычинин

МПК: G11C 29/00

Метки: аварийном, информации, отключении, памяти, питания, полупроводниковой, сохранения

...через резистор 50 12 открывает транзистор 11, подключая вывод формирователя 10 к шине 15 нулевого потенциала.Обращение к матрицам 4 инициируется подачей на функциональный вход 55 16 устройства уровня логического "0", При этом вывод элемента формирователя 10 подключается к шине 15, что соответствует установлению управляющего сигнала выбора матриц 4. Темсамым разрешается прием алреса с шины 1 и обмен данными с внешним устройством по шине 2 соответственновыбранному режиму работы ОЗУ,Описанное соответствует нормальной работе устройства при включенномосновном питании.При провале или исчезновении основного питания конденсатор 14 разряжается так, что выполняется условие ПЬ . Диод 7 открывается и матЯрицы 4 запитываются от...

Номер патента: 1287231

Опубликовано: 30.01.1987

Авторы: Свердлов, Соскин

МПК: G11C 11/40

Метки: варианты, его, записи, информации, канальном, моп-транзисторе, памяти, элемент

...электронов из объемной части истокового р-и перехода в объем подложки, В результате концентрация электронов в подложке транзистора возрастает.Эти электроны, попадая в ОПЗ, созданную затвором под каналом транзистора, увлекаются полем к поверхности, приобретая энергию, достаточную для преодоления барьера между крем,нием и окислом.Процесс инжекции из подложки происходит при меньших потенциалах ижектирующей области, чем инжекция иэ канала. Поэтому плавающий затвор при таком процессе получает больший заряд, что ведет к большему сдвигу порогового напряжения, т.е. более эффективной записи.Вторичный пробой стокового р-и пе рехода транзистора может быть вызван различными путями: увеличением стокового напряжения при записи; подачей на...

Номер патента: 1287232

Опубликовано: 30.01.1987

Авторы: Настрадин, Рышков, Старчак

МПК: G11C 11/40

Метки: памяти, элемент

...При этом заряжается конденсатор 4 и открывается транзистор 1. Параметры схемы элемента выбраны такими, что после окончания действия на входе информационного сигнала к моменту прихода импульса на шину 5 питания конденсатор 4 не успевает разрядится до напряжения меньшего по абсолютной величине П,ор (фиг,2 в). Импульс, пришедший .с шины 5 через открытый транзис,тор 1 поступит на сток транзистора 3, т.е. на выход устройства, а так как исток транзистора 1 соединен со стоком транзистора 3 и затвором- транзистора 2, то на время, равное длительности импульсаь, откроется транзистор 2, и произойдет "подзарядка" конденсатора 4 через открытый транзистор 2 и нагрузочный транзистор 3 от источника питания (не 2 гпоказан). В дальнейшем в результате...

Номер патента: 1288679

Опубликовано: 07.02.1987

Авторы: Потепалов, Суворова

МПК: G06D 1/02

Метки: памяти, пневматическая, ячейка

...принципиальная схема ячейки памяти.Ячейка памяти содержит одномембранный элемент 1 с пружиной в глухой камере, дроссель 2 и клапан 3, 10Сопло одномембранного элемента 1 связано с каналом питания, глухая камера -. с атмосферой, а проточная камера соединена через дроссель 2 с установочным входом Ри непосредственно с выходным каналом Р , . Выаыхходной канал соединен с атмосферой через нормально разомкнутый клапан 3, к управляющей камере которого подключен канал стирающего сигнала РКЯчейка работает следующим образом.При появлении на установочном входе единичного импульса Рз = 1 сопло одномембранного элемента открывается, сообщая выходной канал с источником питания, и на выходе ячейки устанавливается потенциальный сигнал логической "1"....

Номер патента: 1288705

Опубликовано: 07.02.1987

Автор: Мазаник

МПК: G06F 13/00

Метки: вычислительном, комплексе, памяти, распределения, ресурсов

...1 номера открепленного буфера, в результате чего 1-й счетчик 13 обнуляется,Таким образом, устройство формирует в качестве результата дискриптор с соответствующим математическим адресом, описывающим информационную часть выявленного для обмена буфера. Формула изобретения Устройство для распределения ресурсов памяти в вычислительном комплексе, содержащее счетчик, первый дешифратор, блок памяти, коммутатор, генератор импульсов, первый триггер, первый и второй блоки элементов И, группу счетчиков, первый регистр, первый блок элементов ИЛИ, первый элемент И, группу блоков элементов И, причем вход младших разрядов дискриптораз 12887 памяти устройства соединен с информационным входом блока памяти, выход которого подключен к информационному...

Номер патента: 1290335

Опубликовано: 15.02.1987

Авторы: Ефимов, Зарецкий, Лебедев, Мазаник

МПК: G06F 12/00

Метки: оперативной, памяти, распределения, ресурсов

...единичных сигналов, следующих в группе входов 46 подряд, начиная с -го входа, те. числа незанятых объемов памяти. На шифраторах43 группы распределенный код преобразуется в двоичный, -й элементИ 41 группы вырабатывает признак начала нового свободного массива вслучае единичного значения (1.+1)-гои нулевого значения -го входов 46.По этому признаку на (1+1)-м шифраторе 42 группы вырабатывается двоичный код адреса, равного адресу(1+1) -го распределяемого объема впамяти (в простейшем случае этот адрес равен +1). Признаки начала свободных массивов, их размеры и адре-са с выходов элементов И 41, шифраторов 43 и 42 поступают на коммутаторы 44, которые выдают коды 47объема и 48 адреса первых М свободных массивов памяти, Если число свободных...

Номер патента: 1290417

Опубликовано: 15.02.1987

Авторы: Нестеренко, Пельтек, Попов, Редько

МПК: G11C 11/00, H02J 9/06, H02M 7/04 ...

Метки: включающей, долговременной, оперативной, памяти, процессор, себя, узлы, электронно-вычислительной, электропитания

...при наличии сетевого напряжения с допустимой амплитудойна первсм и втором выходе делителячастоты имеется логическая единицаСигналы на выходах делителя частотыне изменяются и при кратковременномпропадании либо уменьшением величинысетевого напряжения (фиг.2, ,сй ).При этом ЭВМ 4 находится в обычномрежиме, так как во время кратковременного сбоя электропитания.преобразователь, 3 напряжения получает энергию от буферного источника 2 постоянного напряжения.При длительном отсутствии сетевого.напряжения (11: ) из-эа конечной емкости буферного источника 2 постоянного напряжения необходимо защититьинформацию, находящуюся в быстродействующем, но энергозависимом узле 6оперативной памяти. С этой целью напервом выходе делителя частоты таймера 11...