Патенты с меткой «памяти»

Страница 9

Устройство для контроля адресных токов блоков памяти

Загрузка...

Номер патента: 562868

Опубликовано: 25.06.1977

Авторы: Жучков, Краснов, Кугутов, Микаэлян, Росницкий, Семенова

МПК: G11C 29/00

Метки: адресных, блоков, памяти, токов

...информации, блок 10 индикации состояния формирователей токов.Вход блока 10 индикации состояния фор. мирователей токов подключен к выходам И 11 одних элементов, входы которых соединены соответственно с другими входами 12 уст ройства и выходами 13 формирователей тока, обмотки 5 считывания через соответствующие стробируемые усилители б подключены ко входам блоков 9 индикации считанной информации, выходы которых, а также выход блока 10 индикации состояния формирователей токов, соединены через другие элементы И 14 со входами соответствующих блоков 15 индикации неисправностей. Входы 3 устрой. ства подключаются к выходам блока 1 б па. мяти.Устройство для контроля адресных токов блоков памяти работает следующим образом.Магнитные сердечники...

Устройство для управления динамическим распрделением памяти

Загрузка...

Номер патента: 562890

Опубликовано: 25.06.1977

Автор: Вацлав

МПК: G06F 9/20

Метки: динамическим, памяти, распрделением

...щеткодержателя в условиях вибрационных нагрузок, в частности в условиях щеточно-коллекторного узла электрической 10 машиныДостигается это тем, что в известном щеткодержателе, имеющем штампованную обойму и пла"тмассовое основание, выполненное, например, в форме пластины с окнами под15 фиксирующие выступы обоймы между основанием и обоймоц, устанавливают упругиц элемент в виде пластины с боковыми упру.гимн лепесткамц, выполненной цз теплопро.водящего материала, которые автоматически20 поддерживают первоначальный зазор междущеткой и обоймой при ослаблении ее крепления к основанию, и, создавая дополнительную поверхность теплоотдачц, улучшают охлаждение щетки.25 На чертеже изображен щеткодержатель,общий вид.Пластину 1 располагают между...

Ячейка памяти

Загрузка...

Номер патента: 565327

Опубликовано: 15.07.1977

Авторы: Свердлов, Соскин

МПК: G11C 11/34, G11C 16/04

Метки: памяти, ячейка

...ячейке ограничение величины записывающего напряжения О отрицательно сказывается на надежностиячейки.Целью изобретения является повышение надежности за счет увеличения допустимого напряжения записи, В описываемой ячейке это 5 достигается тем, что в ней между затвором истоком запоминающего транзистора с плава юшим затвором включен конденсатор.На чертеже показана описываемая ячейка, Опа содержит запоминающий транзистор 1 О с плавающим затвором, последовательно сое/з - (/с +п)Сзс Формула изобретения Составитель И. Малкис Тюрина Текред 3. Тараненко Корректоепанова едактор каз 1654/18 Изд.609 Тираж 738 ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5Подпнсно...

Ячейка памяти для регистра сдвига

Загрузка...

Номер патента: 565328

Опубликовано: 15.07.1977

Авторы: Иванов, Крюков, Маркин, Прушинский, Удовик, Филиппов

МПК: G11C 19/28

Метки: памяти, регистра, сдвига, ячейка

...второго переключающего р-и-р транзистора соединен с коллектором второго токозадающего р-и-р транзистора, эмиттеры переключающих р-и-р транзисторов подключены ко входам ячейки памяти,30 коллекторы и-р-и транзисторов соединены сдополнительной шиной тактовых импульсов,ММВ Составитель А. Воронинюрина Техред 3. Тараненио Корректор А, Степанова Редактор Заказ 1654/19ЦНИИП Изд.609 осударственного к по делам изоб 035, Москва, Ж 3Тираж 738омитета Совета Минисетений и открытий5, Раушская наб д. 4/ ПодписноеСССР 5 ипография, пр. Сапунова,Йа чертеже представлена принципиальная схема описываемой ячейки.Первый эмиттер первого двухэмиттерного п-р-п транзистора 1 соединен с базой второго двухэмиттерного п-р-п транзистора 2, с коллектором...

Устройство для контроля и измерения времени памяти стримерной камеры

Загрузка...

Номер патента: 566221

Опубликовано: 25.07.1977

Авторы: Володин, Глаголева, Матюшин, Мусульманбеков, Нургожин

МПК: G01T 5/12

Метки: времени, камеры, памяти, стримерной

...камера, 2 - искровая камера, 3 - устройство для запуска искровой камеры, 4пересчетное устройство для измерения числа поданных высоковольтных импульсов, 5 блок регулируемой задержки, 6 - генераторимпульсного напряжения, 7 - устройстводля регистрации наличия искры в искровойкамере, 8 - пересчетное устройство дляизмерения числа срабатываний искровойкамеры. Работает устройство следующим образом, Искровую камеру 2 непрерывно нроду вают газом, выходящим из стримерной камеры и запускают ее от ускоренных или космических частиц высоковольтными импульсами фиксированной амплитуды и длительности с помощью аппаратуры 3,5,6, имеющейся в установках со стримерными или искровыми камерами (высоковольтное импульсное пйтание, сцинтилляционные счеъ. чики и...

Устройство для считывания информации с блоков памяти на цилиндрических магнитных доменах

Загрузка...

Номер патента: 566265

Опубликовано: 25.07.1977

Авторы: Андреев, Шорыгин

МПК: G11C 7/02

Метки: блоков, доменах, информации, магнитных, памяти, считывания, цилиндрических

...и параллельной этому полю. Таким образом, в отсуствии ЦИД магнитное поле рассеяния ферромагнитной пластины 3 остается постоянным, а следовательно наводимая этим полем ЭДС индукции в пластине 5 второго проводника равна нулю. При прохождении ЩЯ (условно изображено на чертеже цифрой 13),по тракту продвижения 2 под пластиной 3, ее вектор намагниченности М под действием горизонтальной составляющей поля рассея- ф 5 ния этого ЦИД отклоняется от равновесного положения (обозначенного цифрой 12), параллельного оси У, на некоторый угол, в положение, показанное цифрой 14. Параллельность 30 между вектором Й и направлением высокочастотного поля нарушается, что обуславливает появление момента вращения вектора Й в этом поле, а следовательно и...

Интегральная ячейка памяти

Загрузка...

Номер патента: 566268

Опубликовано: 25.07.1977

Авторы: Аваев, Демин, Дулин, Наумов

МПК: G11C 11/40

Метки: интегральная, памяти, ячейка

...большой ток, благодаря чему возрастает ф ток питания в цепи баз всех л-р-И- тран. зисторов всех ячеек одного слова, в то время как в других словах травзисторы 3-6 по-прежнему выключеныа в транзисторы 1 и 2 поступает тот же 26 малый ток, что и в режиме хранения. В режиме записи на обоих шинах У,У устанавливается либо сигнал логического 0 (напряжение, близкое к 0), либо сигнал логической 1(ток к 30 шине равен О) . Этот сигнал записывается в триггер и появляется на коллекторе первого и-р-и- транзистора.В режиме считывания на шине У устанав. ливается уровень логического "О , а шина У подключается к входу усилителя считывания. Сигнал на шине У 1 определяется состоянием триггера. Если первыйр- транэиотор включен, то на шине ф появляется,...

Ячейка памяти для регистра сдвига

Загрузка...

Номер патента: 570108

Опубликовано: 25.08.1977

Авторы: Зуб, Семенович

МПК: G11C 19/28

Метки: памяти, регистра, сдвига, ячейка

...памяти для ре 1 идержит нагрузочный МДП тчевой МДП-транзистор 2,МДП-транзистор 3, шину птактового питания 5, узлов7 и 8. Кроме того ячейкаи выход 10.Предлагаемая ячейка рщим образом. При подачежения логической " коммтранзистор 3 открывается,570108 Заказ 3064/4529 Подписное ЦНИИП Тираж 3затвором ындуцируется канал. Во время нарастания на шине 5 тактового питания напряжения тактового импульса с помощью емкости затвор-канал коммутирующего МДП-транзистора 3 на узловую емкость 65 передается дополнительное напряжение, в результате чего напряжение на затворе коммутируюшегося МДП-транзистора 3 превышает напряжение тактового импульса. Поэтому во время действия тактового нмпуль- щ са на шине 5 узловая емкость 7 заряжается до напряжения...

Устройство для контроля блоков памяти

Загрузка...

Номер патента: 570110

Опубликовано: 25.08.1977

Авторы: Вариес, Гласко, Култыгин

МПК: G11C 29/00

Метки: блоков, памяти

...5 н 8, Блок сравнения 1 при рервомпересчете адресов формирует на числовыхшинах записи импульсы числа, соответствуюнше записи "1" и О" по каждому адресу 10проверяемого блока памяти, При э.ом с блока регистввции 3 по управляемому входупервого и второго блоков, памяти 5 и ь,формируется сигнал, приводящий к считыванию информации иэ второго блока памя бти 6 и записи в первый блок памяти 5 сигнала, поступающего с выхода блока сравнения 1, В случае отсутствия ошибки в проверяемом блоке памяти по какому-либо адресу на выходе блока сравнения будет сигнал 0Оф и в первый блок памяти 5 записываетлО, а прн возникновении ошибки пс этомуадресу соответственно записывается ф 1,Сигнал с блока сравнения 1 поступаетнв блок анализа 2, который...

Устройство для сохранения информации в блоке оперативной памяти

Загрузка...

Номер патента: 572850

Опубликовано: 15.09.1977

Авторы: Колосков, Лемуткин

МПК: G11C 27/00

Метки: блоке, информации, оперативной, памяти, сохранения

...чертеже не показан), формирователь тока выборки 11, накопитель 12, триггер13, первый дополнительный элемент И 14,счетчик 15, второй дополнительный элемент И16, выходные элементы И 17 и регистр 18.Входы регистра 18 подключены к выходамэлементов И 17, а выходы - ко входам блока управления 10. Одни входы элементов И17 соединены с выходами блока управления10, другие - с инверсным выходом 19 счетчика 15, счетный вход 20 которого подключенк выходу элемента И 14, а прямой выход 21 -к одному из входов элемента И 16, выход которого соединен со входом формирователя 11.Выход преобразователя 9 соединен с другимвходом элемента И 16 и одним из входов элемента И 14, другие входы которого подключены к одной из управляющих шин 22, инверсному входу 19...

Устройство для защиты памяти

Загрузка...

Номер патента: 574774

Опубликовано: 30.09.1977

Авторы: Бобов, Обухович

МПК: G11C 29/00

Метки: защиты, памяти

...Входы дейифратора 2 и датчика б соединены соответственно с ад ресными шинами 9 и выходами элементов И5, одни из входов которых подключены к соответствующим выходам ключевых элементов 3, Выход датчика б соединен с первым входом элемента И 7, второй вход последнего под ключен к выходу элемента ИЛИ 8.Устройство работает следующим образом.В начальном состоянии производится установка триггеров 4, для чего на шины 9 подаются коды адресов ячеек памяти, подлежа- ;О щих защите. При этом на соответствующихвыходах дешифратора 2 появляются сигналы, которые через ключевые элементы 3 устанавливают соответствующие триггеры 4 в единич" ное состояние, подготавливая тем самым срабатывание элементов И 5, Триггеры 4 в единичном состоянии определяют...

Ячейка памяти матричного коммутатора

Загрузка...

Номер патента: 575697

Опубликовано: 05.10.1977

Автор: Жила

МПК: G11C 11/00, H03K 17/04

Метки: коммутатора, матричного, памяти, ячейка

...и элемента И 11,яЭлемент И 11 является частью соединительного пути. Управляющий вход элемента И 11 соединен с прямым выходом соответствующего трнгг ра 10, е информационный - с шиной Х 6, Выход элемента И 11 соединен со входом элемента 12 запрета дляпередачи информационного сообщения н совходом элемента И 1 3 для передачи сигналаразборки, поступающего по соответствующей шине Х 6.Элемент 12 запрета предназначен дляблокировки передачи информации с выходаэлемента И 11 на шину т 7 в режимесборки соединительного пути и для разрешечия ее поступления в режиме передачиинформационного сообщения. Запрещающийвход атого элемента соединен с шиной 8,Элемент И 13 предназначен для выработки сигнала, сбрасывающего триггер 10в нулевое положение. Его...

Устройство для контроля блоков памяти

Загрузка...

Номер патента: 579658

Опубликовано: 05.11.1977

Авторы: Джавадов, Джафаров, Исаев

МПК: G11C 29/00

Метки: блоков, памяти

...6-8 соедине,и с управляющими шинами 14-17. ЗОУстройство работает следующим образом.При неисправности блока памяти вОдном из разрядов постоянно должен1быть или минусовой потенциал, или нулевой. Для обнаружения неисправногоазряда блока памяти в первую очередьеобходимо в остальные (исправные) разряды записать потенциалы, противоположные потенциалу, установившемуся в 4 Онеисправном разряде.В этом случае, если на выходе неис)правного разряда минусовой потенциал,то при отсутствии сигнала на шинах 16,17 с появлением сигнала на шине 15 определенной длительности (сигналы на1 сщнах 14 и 16 являются сдвигающими цепями блока памяти) на выходе всех разядов блока памяти появляется Йинусой потенциал, а после снятия сигналана шине 15 на выходе всех...

Устройство для распределения памяти

Загрузка...

Номер патента: 580556

Опубликовано: 15.11.1977

Авторы: Борисевич, Михайлов, Смирнов

МПК: G06F 12/00, G06F 12/06, G11C 7/00 ...

Метки: памяти, распределения

...накопителя 25 слово считывается в регистр 24 числа, из которого передается в регистр 1 обмена, Обратный код слова с регистра 1 обмена засылается на дешифратор 7. Если прочитанное слово было пустым (т. е. во всех разрядах слова был записан О, что соответствует занятости зон), то в группу старших разрядов счетчика 8 добавляется +1 и осуществляется чтение слова из блока 23 по вновь сформированному адресу. Если прочитанное слово не было пустым, то содержимое регистра 1 обмена пересылается на шифратор 6, который определяет наименьший номер разряда, в котором записана 1, и формирует двоичный код этого номера. С шифратора 6 двоичный код передается через элемент ИЛИ 21 в младшие разряды счетчика 8. Затем производится пересылка содержимого...

Устройство для защиты памяти

Загрузка...

Номер патента: 580586

Опубликовано: 15.11.1977

Авторы: Бобов, Обухович

МПК: G11C 29/00

Метки: защиты, памяти

...шинами, регистр, выходы которого подключены к другому входу блока 20 сравнения и ко входу датчика интервалов времени, выход которого соединен с другим входом элемента И, и шину разрешения обращения к памяти 2. В этом устройстве шина разрешения обращения к памяти не блокиру ется на время проверки допуска, что может привести к случайной выдаче сигнала разрешения в случае ложного срабатывания устройства и, в конечном итоге, снижает надежность защиты, 30Редакт Тюрин Изд. Мз 900 твенного комитета Сов делам изобретений и Москва, Ж, Раушск ираж 738а Министров СССкрытийнаб., д. 4/5 Заказ 2470/16НПО Госуд исно 1303 Типография, пр. Сапунова,По шине 1 код адреса ячейки памяти, к которой производится обращение, поступает в блоки 2 и 6. По...

Ячейка памяти для накопителя постоянного запоминающего устройства

Загрузка...

Номер патента: 581507

Опубликовано: 25.11.1977

Авторы: Журавский, Селигей, Тростянецкий

МПК: G11C 5/12

Метки: запоминающего, накопителя, памяти, постоянного, устройства, ячейка

...резисторов. На чертеже изображена электрическая схема ячейки памяти для накопителя постоянногозапоминающего трансформатора.25Она содежит трн запоминающих трансформатора 1, 2, 3, ячейки памяти 4, две разрядные выходные шины 5, 6, выходные обмотки 7, 8, 9 запоминающих трансформаторов 1, 2, 3 соответственно и резисторы 10, 11, 12, кодовый провод 13.Ячейка памяти для накопителя постоянного запоминающего устройства работает следующим образом.При выборе кодового провода 13 по нему протекает ток опроса, и в выходных разрядных шинах 5, 6 ячейки памяти возникают считанные сигналы. При возникновении считанного сигнала в выходной обмотке 9 запоминаюгцего трансформатора 3 он поступает через выходные обмотки 7, 8 запоминающих трансформаторов 1, 2 и...

Устройство для выборки информации из блоков памяти

Загрузка...

Номер патента: 583474

Опубликовано: 05.12.1977

Авторы: Сдатчиков, Тихонов

МПК: G11C 8/02

Метки: блоков, выборки, информации, памяти

...25 соединен с шиной27 запуска формирователя тока 13 черезэлемент задержки 28,Величины уровней напряжения на выходах 23 и 24 делителя 25 изменяются приналичии на его входе 26 управляющего сигнала, причем разность напряжений на выходах 23 и 24 всегда постоянна. Соответственно изменяются уровни напряжений на шинах18 и 19 и, следовательно, на шинах 5 и 6. 25Делитель напряжения 25 содержит, вчастности, диоды, табилитроцы и т,п., вцепь которых ключен транзисторный ключ,с помощью которого изменяется коэффициентделения напряжения, Управление ключами 3611 и 12 осуществляется по шинам 29 и 30от другой ступени устройства. Если в качестве первых ключей использую"ся переключатели с цеизолироваццымл выводами, тоуправлецие ими осушествляется...

Устройство для контроля блоков постоянной памяти

Загрузка...

Номер патента: 584338

Опубликовано: 15.12.1977

Авторы: Кожевникова, Полевик, Усанов

МПК: G11C 29/00

Метки: блоков, памяти, постоянной

...3, соединенному с выходом блока 10.Выход блока 4 соединен со входом блока 9. 5Устройство может работать в трех режимах, задаваемых блоком управления: режимеподсчета контрольных сумм блока постояннойпамяти, режиме проверки сравнением и режиме автономной проверки блока оперативной памяти,В режиме подсчета контрольных сумм блок7 управления обеспечивает сложение в блоке3 подсчета контрольных сумм информации,считываемой из блока 14 по адресу, задаваемому счетчиком 8, Интервалы адресов, в пределах которых суммпруется информация, задаются блоком 7 автоматически. Результатызаносятся в блок 4 оперативной памяти с последующей выдачей их на печать через блок9 вывода.Зная эталонные контрольные суммы блока14, можно определять массив...

Многоустойчивый элемент памяти

Загрузка...

Номер патента: 585548

Опубликовано: 25.12.1977

Авторы: Губский, Малевич, Постоянов

МПК: G11C 21/02

Метки: многоустойчивый, памяти, элемент

...формирователя 3, при.срабатывании которого цикл повторяется, На выходе вы. ходного усилителя 1 О прн этом регламентируется начальное устойчивое состояние многоусФойчивого элемента.Переход из одного устойчивого состояния в другое происходит при изменении (относительно начального - при увеличении) частоты входного сигнала. Прн этом закрывается (на время, равное одному периоду начального устойчивого состояния) ключ 4, в результате чего осуществляется подавление (срыв) колебаний предыдущего устойчивого. состояния и вслед за этим: ключ открывается и производится фиксация (установление очередного устойчивого состояния, соответСтвующего новому значению входного сигнала, Для этого, как и при фиксации основного начальйого устойчивого...

Устройство для защиты памяти

Загрузка...

Номер патента: 587502

Опубликовано: 05.01.1978

Авторы: Бобов, Обухович

МПК: G11C 7/24

Метки: защиты, памяти

...считанный со счетчика 1 код момента времени с кодами моментов времени, записанными в регистре 3 допуска. При совпадении кодов адресов с выхода схемы 440 сравнения адресов на вход второго элемента И 7 поступает сигнал, а при совпадении кодов момента времени сигнал появляется на втором входе второго элемента И 7, Таким образом сигР46 нал на входе датчика 8 интервалов времени допуска появится только в случае совпадения кодов адресов и кодов моментов времени. Сигнал с выхода второго элемента И 7 поступает на вход первого элемента И 5 и на вход датчика 8 интервалов времени допуска. По этому сигналу датчик 8 вырабатывает интервал допуска, который поступает через открытый первый элемент И 5 блок 6 регистрации, где происходит регистрация...

Запоминающее устройство с блокировкой неисправных ячеек памяти

Загрузка...

Номер патента: 587509

Опубликовано: 05.01.1978

Автор: Лаут

МПК: G11C 29/00

Метки: блокировкой, запоминающее, неисправных, памяти, ячеек

...код неизменным в течениедлительного времени.Устройство работает следующим образом. ОЕсли на регистре 15 набран ноль,то при обращении по адресу ос преобразователь 12 не изменит код адресаи дешифратор 9 выберет ячейку памятис номером д; . Пусть на других регист- (8рах 16, 17 набраны коды 82 для второго регистра, Зб - для третьего ит.д 8, - для последнего (где Ечисло разрядов запоминающего устройства). Тогда при обращении по адресу ос к дешифраторам поступят кодыФ - для первого дешифраторам+йз для второго деяифраторао+3.- для третьего дешифраторав 6 4- для В-го дешифратора 25(М - число ячеек памяти в одном накопителе), Анализируя известные из.тестовой проверки устройства адресадефектных ячеек памяти каждого накопителя, можно подобрать...

Устройство приоритетного обращения к памяти цифровой вычислительной машины (цвм)

Загрузка...

Номер патента: 590741

Опубликовано: 30.01.1978

Авторы: Абакумова, Вербовский, Зеленский, Кухарчук, Мороз, Струтинский

МПК: G06F 13/18, G06F 9/50

Метки: вычислительной, обращения, памяти, приоритетного, цвм, цифровой

...группой входов блока При работе устройства в режиме без Расанализа состояния запрашиваемых блоковслоения разрешающий потенциал присутствует,на верхнем входе группы 23, а запрещаСтруктурная схема предлагаемого устрой- ющий - на остальных входах. В режиме Работы с коэффициентом расслоения 2 разреОно содержит блок 1 выделения запросов шающий потенциал, присутствует на втором адреса слова и номера блока памяти с пер сверху входе группы 23, а запрещающий вой 2, вто ой 3 тторои 3 третьей 4 и четвертой б на других входах этой группы При группами входов, блок б анализа приоритет- младшие разряды адреса с помощью элемен. ных запросов, блок 7 динамического хране- тов И 27 через элементы ИЛИ 2 б коммутируния приоритетных запросов с первой 8 и...

Элемент памяти

Загрузка...

Номер патента: 591955

Опубликовано: 05.02.1978

Авторы: Апальков, Кривенков, Кроз, Чечуков, Щербинин

МПК: G11C 11/00

Метки: памяти, элемент

...откачан воздух. На внутренних боковых поверхностях колбы напылены контакт ные пары 2 в виде спиралей Архимеда с выводами 3. Внутри колбы находится сферический экран 4, способный затенять. часть поверхности колбы от осаждения паров металла, и распылитель 5 в виде нити накаливания с укрепленной на ней полоской легкоплавкой фольги 6.При пропускании тока через распылитель материал фольги начинает испаряться, и пары металла осаждаются на незащищенную экраном поверхность колбы. В зависимости от количества осажденных паров металла сопротивление между контактными парами изменяется от бесконечности до весьма малых величин.Элемент памяти может работать в режиме запоминания дискретной информации и в режиме интегрирования. В первом случае (при...

Элемент памяти

Загрузка...

Номер патента: 591956

Опубликовано: 05.02.1978

Авторы: Белякова, Бунина, Вьюгина

МПК: G11C 11/00

Метки: памяти, элемент

...логическая единица, а на входе 10 этого же элемента в момент включения питанйя за счет дифференцирующей цепи 11 появляется кратковременно действующая логическая единица, которая за.591956 Формула изобретения х 01 ив:а ход 0" Составитель В. Фроловхред О. Луговая Корректо раж 7 г 7 Подписи Редактор Б. ФедотовЗаказ 603/47 П. Макареви тров СС ии ИПИ Государственного ко по делах изобре 13035, Москва, Ж,илиал ППП Патент, г.гитета Совета Минитений и открытийРаушская наб., дужгород, ул. Про 4(5тная счет связи входа 10 элемента 2 И - НЕ 2 со входом 12 элемента 2 И - НЕ 5 и выходом 13 элемента 2 И - НЕ 4 передается на выход 13. На выходе 14 элемента 2 И - НЕ 2 после подачи питания устанавливается нуль, который за счет связи передается на...

Ячейка памяти для регистра сдвига

Загрузка...

Номер патента: 594530

Опубликовано: 25.02.1978

Автор: Фойда

МПК: G11C 19/00

Метки: памяти, регистра, сдвига, ячейка

...на входе.Особенностью регистра на предлагаемыхячейках памяти является то, что в каждойего ячейке памяти на выходе третьего элементас момента прихода отрицательного синхроимпульса на тактовую шину (синхроимпульсов)данной ячейки и до момента прихода отрицательного импульса на тактовую шину предыдущей ячейки памяти действует высокий по- зотенциал.Действительно, если ячейка памяти, предположим 7, 8, 9, находилась в состоянии свысоким потенциалом на выходе элемента 7и низким на выходе элемента 8, то на выходеэлемента 6 должен был действовать высокийпотенциал и после прихода отрицательного импульса на шину 19 состояние триггера (начертеже не выделен) на элементах 7 и 8 неизменится и на выходе элемента 9 за счетдействия низкого потенциала на...

Элемент памяти

Загрузка...

Номер патента: 595792

Опубликовано: 28.02.1978

Авторы: Ермолов, Игнатенко, Лобачевский

МПК: G11C 11/34, G11C 11/39

Метки: памяти, элемент

...5 записи.В исходном состоянии ни один пз тиристоров цс включен, напряжение на нагрузке - резисторе 3 равно нулю. При поступлении импульса записи ца вход тиристора 5 через цепочку 10 из резистора 13 и диода 12 тиристор записи открыьастся и остается включенным.Тля снятия папря)кения с н 2 Грузки под 210 т импульс сброса ца вход тцристора 6 через цс;очку 11 из резистора 15 и диода 14, Рсзпстор 4 обеспечивает включение тиристора сброса, а диод 7 - возможность включения тиристора сброса от асинхронного входного 1 ОроткОГО имптльсцОГО сиГиал 2, посколью наиз о ор етения йо аноде тиристора сброса логически суммируотся напряжения, поступиощие от шип 1 и 2.1 хогда потенциал па катоде тпрпстора 6 сброса становится более положительным, чем па...

Ячейка памяти

Загрузка...

Номер патента: 597007

Опубликовано: 05.03.1978

Автор: Коган

МПК: G11C 11/42

Метки: памяти, ячейка

...вторая - со вторым входом ячейки.На фиг. 1 приведена принципиальная схема ячейки памяти; на фиг. 2 - диаграмма ее работы.Ячейка памяти содержит фотодиод 1, меж.ду анодом которого н выходом ячейки включен полевой транзистор 2. Затвор транзистора 2 связан с первым входом Э ячейки, который соединен с источником импульсно го питания 0 . Конденсатор 4 включен597007 Ие 4, 1968,Составитель В, БоголюбовРедактор Л. Утехина Техред Н, Вабурка Корректор А. Ьласенк Тираж 717 Подписноерственного комитета Совета Миносделам изобретений н открытийва, Ж, Раушская наб д. 4/5 Зак 154/50 ЦНИИПИ Г 113035, М ППП Пвтентф, г, Ужгород, ул. Проектна ф.3между анодом фотоднода 1 и вторыми; вхо дом 5 ячейки, подключенным к источнику импульсного напряжения О . Ячейка...

Устройство для контроля матриц памяти

Загрузка...

Номер патента: 597010

Опубликовано: 05.03.1978

Авторы: Голоборщенко, Леневич, Силуянов

МПК: G11C 29/00

Метки: матриц, памяти

...работает следующим образом.Блок управления 6 выдает по программеодин или несколько циклов, запись-считывание информации по всем адресам контролируемой матрицы 20. Записанная и считаннаяинформация сравнивается в блоке выявлениясбоев 5.При совпадении записанной и считаннойинформации сигналы совпадения поступают навход счетчика 13 и единичный вход триггера 14. При этом с выхода триггера 14 на входэлемента И 15 подается разрешающий потенциал. Кроме того, по линии управления работой блока 3 выдается сигнал, запрещающийего работу, а также нулевое состояние счетчика 10, соответствующее отсутствию сбоев,передается на вход дешифратора 11, который,в свою очередь, осуществляет установку триггера 7 в единичное состояние.Счетчик 13...

Квазистатическая ячейка памяти

Загрузка...

Номер патента: 598119

Опубликовано: 15.03.1978

Авторы: Герасимов, Калинин, Кармазинский, Старенький, Чесноков

МПК: G11C 11/40

Метки: квазистатическая, памяти, ячейка

...транзисторов, подключенный к вы- . ходу триггера с уровнем логической 1 ф, 25 протекает ток, заряжающий соответствующую разрядную шину до уровни логической е 1 ф и тем самым указывающий состояние, ячейки.В режиме записи информации на одну Зо нэ разрядных шин (например, 8), опреде- , ляемую кодом записываемой информации, . подается потенциал, соответствующий уровню логической ф 1, потенциал другой разрмиой шины (9) соответствует логическому "Оф, на адресно шину 7 подается уровень магического уф.1, отпирающий управляющие транзисторы 5 и 6. Один из коммутирующих диодов (11), подкпюченный к разрядной шине с уровнем логической 1 ф эвкры, 4 Овеется и разрывает яетоковую цепь соотгветствующего нвгрузочного транзистора (3).В результате чего...

Ассоциативная ячейка памяти

Загрузка...

Номер патента: 605268

Опубликовано: 30.04.1978

Автор: Барашенков

МПК: G11C 11/40

Метки: ассоциативная, памяти, ячейка

...ПЗ с;рссс 3( Пц) 8, -, -КрЫВаЮтСя адрЕСНЫС трс 3 ЗИГОр , ".: 1. ЧГрЕЗ КОТОрЫС ПрОИСХОД 5 Т Зс 05, ПЗЕОИИ(ЛЬОГО ЭЛЕМЕНта 9, ВЫПОЛНЕННОГО В и:де ЕОНЛС;Гс, -тора, до потенциала лопчссеой 1 и рззря.пако;штельпоо элемента 10, тз, жс ць пол(цНОГО В ВИДЕ ЕОПЛСНСЗТОр 2. 101 си 1 ЦИЗГ 3 ЗТЗООЗЗЗПОМИПЗощЕГО Тр 2 ПЗИСТОт)2 2 1;1.И 3,т 2 ЕТ Зиасние логического 0. з р 23;ОГ ь по;сит;1;ловЗатВОра И ИСтОКа ЗсПОМППЗоц(ГО :Ртс 0 рз 1 -- логической 1,В рсжимс записп лОГП 1 ссеОГт 0 :3 11351 мую информационную пг,. 5 3;одзс;ГпсВень лОГи 1 сскОЙ 1, 2 31 с 11)ср(ц;уО:313)Ормзциопн О шип, 6 ( росц ГОГтсс(00 О)пульсом, иод 3)зс 1 х пз здрГГ ую шцу 8,0)ЕРЫ 32 ОТС 53 с,РЕ(ЦЬ(. )ЗП;331 СТОР:131 1, ЦГРГЗКОТОРЫЕ ПРОИСХОДЯТ ЗЗРЯД 112 КО:1:ГГЛЬ:ОГ Э,т.ЪСНТЗ 10;О...