Патенты с меткой «памяти»

Номер патента: 1792646

Опубликовано: 07.02.1993

Автор: Мещеряков

МПК: A61B 5/16

Метки: изменения, оценки, памяти, слуховой

..."точно" и назовите букву, 50 которую вы услышите," На магнитной петле 1 записаны три разные буквы. Приспособлением 2 экспериментатор ставит воспроизведение на одну из этих трех букв и в это время на потенциометре-датчике 3 выставлено значение сопротивления, полностью подавляющее звук в наушнике 4, расположенном нэ правом ухе испытуемого. Потенциометром-датчиком 3 экспериментатор увеличивает ступенчато звук выставленной буквы в наушнике 4 до тех пор, пока испытуемый точно не назовет эту букву, и это значение сопротивления потенциометрадатчика 3 регистрируется, Затем экспериментатор выставляет другую букву и таким же образом.находит и регистрирует пороговое сопротивление для этой буквы, Таким же образом находится и регистрируется...

Номер патента: 1795522

Опубликовано: 15.02.1993

Авторы: Кочин, Лукьянович, Супрун

МПК: G11C 29/00

Метки: блоков, памяти, постоянной

...3, б и 9 соответственно установлены в нулевое состояние. По сигналу "Пуск" блок 2 управления начинает формировать тактовые импульсы, импульсы обращения и импульсы синхронизации, следующие с рабочей частотой Г проверяемого блока 14 постоянной памяти,Тактовые импульсы поступают на вход третьего счетчика 9 и на второй вход второго коммутатора 8, импульсы обращения - на проверяемый блок 14 постоянной памяти и вход формирователя 10 сигнала "Строб", а импульсы синхронизации - на вход синхронизации блока 1 логического анализа. С выхода третьего счетчика 9 сигнал типа "меандр" поступает на управляющий вход первого коммутатора 7 и первый вход второго коммутатора 8, с выхода которого тактовые импульсы с частотой 0,5 Р поступаютна первый...

Номер патента: 1798794

Опубликовано: 28.02.1993

Авторы: Нейко, Ромашин

МПК: G06F 13/18

Метки: блоком, двух, общим, памяти, процессоров, работы, синхронизации

...34 и 36,записи информации в устройство 25 со входов 45 и 50 и выбора элементов И 37 и 39 совходов 43 и 48, связанных с интерфейсамисоответственно первого и второго процессоров,Переключение выходов триггеров 7 и о,соединенных с выходами 22 и 21 прерывания устройства в активное состояние, вызывает прерывание основной программысоответствующего процессора и переход навыполнение программы прерывания поданному уровню,Изменение состояния выходов триггеров 8 и 10 производится следующим обра 20 зом, На их информационные входыпоступают сигналы с выходов элементов И5 и 6, вторые входы которых соединены совторыми информационными выходами шинных формирователей 1 и 2 соответственно,Прохождение активных сигналов с данных выходов шинных...

Номер патента: 1803039

Опубликовано: 23.03.1993

Автор: Мещеряков

МПК: A61B 5/16

Метки: изменения, оценки, памяти, свойств

...же образом находится и регистрируется яркостный порог опознания для третьей буквы. Потом вновь определяют и регистрируют яркостные пороги опознания для этих же трех букв, но их предъявляют уже в другом порядке. И таким образом, в течение 10 мин 12 раз определяют и регистрируют пороги опознания для каждой из трех букв, каждый раэ меняя порядок их1803039 Составитель В, МещеряковТехред М.Моргентал Корректор М. Петрова Редактор Т, Иванова Заказ 1014 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб 4/5 Производственно-издательский комбинат "Патент", г, Ужгород, ул.Гагарина, 101 предъявления. После этого исп ытуемому дается инструкция; "Постарайтесь как можно раньше...

Номер патента: 1803447

Опубликовано: 23.03.1993

Авторы: Беньковский, Коваль, Неганов, Сапон

МПК: C22C 9/01

Метки: меди, основе, памяти, сплав, формы, эффектом

...решение соот ветствует критерию "новизна".Анализ известных сплавов, из которых изготавливались образцы, показал, что некоторые химические элементы, введенные в заявляемый сплав, известны, например 45 алюминий и никель. Однако их использование не обеспечивает сплавам необходимый минимум термостойкости и не исключает образование остаточной деформации в условиях многократного термоциклирования, 50 что приводит к существенному снижению надежности изготовленных образцов. Таким образом, предложенный состав сплава придает ему новые свойства, что позволяет сделать вывод о соответствии заявляемого 55 технического решения критерию "существенные отличия".Для экспериментальной проверки заявляемого состава сплава было подготовлено 15 смесей...

Номер патента: 1805472

Опубликовано: 30.03.1993

Авторы: Боженко, Мешков

МПК: G06F 12/08

Метки: адресации, памяти

...из свободных зон опреному фронту, сигнала на вСИ а входе 8 в тех "5 деляется шифратором 3 по состоянию региразрядах регистра 2, которые соответству- страт а 2,ют занятым зонам, устанавливстанавливается "1". В режиме поиска свободных зон с ихПри последовательноив тельной загрузке код загру- последующей загрузкой сигнал ПОИСК до. П изнаки заняжаемой зоны поступает пы поступает повходу 6, В преоб- полняется сигналом ЗАГР. ризнаки заняразователе из это1 этого двоичного кода 20 тости устанавливаются в регистре вформируется унитарныи код, в к отором раз- соответствии с кодом на информационномряд, соответствующии и оступившему дво- выходе шифратора 3 аналогично работе вв егист 2 заноичному коду; фиксируется уровнем "0", а режиме загрузки,...

Номер патента: 1805475

Опубликовано: 30.03.1993

Автор: Бессмертный

МПК: G06F 12/00, G06F 13/00

Метки: буферной, памяти

...в резерв блока 3 памяти по цепи: элемент И 10, элемент 16 И и ИЛИ 28 - на вход "Выборка кристалла", одновременно через элемент И 39 сигнал с выхода счетчика 41 импульсов позволяет по адресу отказавшей ячейки блока 3 записать единичный уровень сигнала в блок 43 памяти, т,к. на его вход 1 подключен источник постоянного напряжения (не показан). Правильность записи информации в резерв блока 3 подтверждается сигналом на выходе 35 сравнения, этот сигнал сбрасывает счетчик 41 и производит смену адреса в счетчике 1 по цепи элементов И 21 и ИЛИ 29,В режиме считывания для блока 3 импульсы частоты считывания с другого выхода генератора 5 проходит через открытый элемент И 19 с сигналом нулевого выхода триггера 7 через элемент ИЛИ 23, при этом...

Номер патента: 1807521

Опубликовано: 07.04.1993

Авторы: Бруевич, Куликов

МПК: G11C 7/00

Метки: динамической, памяти, полупроводниковой, регенерацией

...в результате на его выходе формируется лог. "1", выдаваемый на выход 16 устройства в виде сигнала "Запуск". Последний поступает в формирова тель синхросигналов ОЭУ, который может быть выполнен на основе регистра сдвига или линии задержки,В ответ на сигнал "Запуск" формирователь синхросигналов выдает в устройство два синхросигнала: СС 1, поступающие на синхронизирующий вход 15, и задержанный относительно него на некоторое время СС 2, поступающий на синхронизирующий вход 18. Низкий уровень синхросигнала СС 2 проходит на вторые. входы элементов И - НЕ 1 и 4 и вызывает появление на их входах лог. "1", что приводит к завершению выдачи сигналов ВАЯ и САЗ, Первый синхросигнал СС 1 поступает на вход синхронизации триггера 5 и, так как...

Номер патента: 1807525

Опубликовано: 07.04.1993

Авторы: Исаев, Пестряков

МПК: G11C 29/00

Метки: диагностического, оперативной, памяти

...которогопредставляет 1-триггерстроби руемый сигналом 25 от генератора импульсов 4 при наличии признака действительности данных с выхода триггера 29 и признака цикла чтения с выхода 23. Необходимость введения триггера 29 обуславливается тем, что первоначально в накопителе тестируемой ОП присутствует случайная информация ирезультаты чтения на "первом проходе" теста не несут полезной информации, При полном переборе всех адресов ОП на Мвыходе счетчика 2 старших адресов появляется сигнал 24, который устанавливаеттриггер 29 в состояние "Лог, 1", что соответствует появлению признака действительности данных, Этот же сигнал 24 из.меняет логическое состояние на одном из входов элемента ИСКЛ ЮЧАЮЩЕ Е ИЛИНЕ, что приводит к тому, что если...

Номер патента: 1809465

Опубликовано: 15.04.1993

Авторы: Горохов, Драчук

МПК: G11C 11/14

Метки: доменной, памяти, продвижения, формирователь

...Ссоставляющей полного сопротивления катушки у 1 = щЬ, в результате чего вектор напряжения Ос-о на конденсаторе (вектор 0) и вектор Оь индуктивной составляющей сопротивления катушки (вектор Я) взаимно компенсируются и вектор напряжения Оу-о на выходе усилителя 1 мощности (вектор ОЕ) равен сумме вектора напряжения Овос на резисторе 4 обратной связи и вектора напряжения Овк на активном сопротивлении катушки (вектора ОГ, равного вектору АВ),С увеличением емкости конденсатора 3 до значения Сц 2 р его сопротивление снижа 1ется до величины ф = С +, в РеМСо+2 о зультате чего вектор напряжения Осц 2 о на конденсаторе (вектор ОН) не полностью компенсирует вектор напряжения Ок индуктивной составляющей напряжения на катушке (вектор ОА),.оставляя...

Номер патента: 1812551

Опубликовано: 30.04.1993

Автор: Жаровин

МПК: G11C 29/00

Метки: анализатор, ошибок, памяти, резервированной, устройства

...не влияют на способ рел 1 онта,т.е, являются избыточными. Если не принимать в расчет избыточные ошибки, то максимальное количество ошибок, которые могут быть покрыты резервными элементами, равноО (пх + 1) пу+ (пу + 1) пх,а максимальное допустимое количество дефектных адресов равнойх = пх+ пу (пх+ 1) = пх+ пу+ пх пу;йх = пу+ пх (пу+ 1) = йх = й,Таким образом, при любом соотношениичисла резервных элементов 28 и 29 определяющими для ремонта памяти являютсяошибки, которые могут быть зафиксированы в памяти емкостью М элементовАнализатор работает следующим образом. Перед началом контроля резервированной памяти выполняется процедураначальной установки, при этом обнуляется каждая ячейка блока памяти ошибок 1, каждая ячейка регистратора...

Номер патента: 1824647

Опубликовано: 30.06.1993

Авторы: Карлов, Кирюхин, Кудряшов, Мухортов

МПК: G09B 9/00

Метки: операторов, памяти, тренировки

...На обеих группах входов сумматора 187 информация отсутствует, на выходе группы - нули, Появление импульса опроса на шестом выходе элемента 19 разрешит выполнение операции суммирования на сумматоре 186 (эа "-" идет "+"). На обеих группах входов сумматора 186 тоже нулевые потенциалы, следовательно, на выходе группы - нули.Аналогично происходит на выходах сумматоров 185 - 18 Э.На одной группе входов сумматора 182 имеется двоичная кодовая комбинация, которая при приходе импульса опроса с второго выхода элемента 19 появляется на его выходах группы, т.к. на входах первой группы - нули. Зтот двоичный код подается на входы первой группы сумматора 181, к входам второй группы которого приложена информация с выходов первой группы регистра...

Номер патента: 1826994

Опубликовано: 07.07.1993

Авторы: Тецуя, Хисатоси, Ютака

МПК: C22C 38/02, C22C 38/16

Метки: железа, основе, памяти, сплав, формы, эффектом

...коррозиестойкость сплава и увеличивать предел текучести аустенита, Однако при содержании азота ниже 0,002 мас.требуемый эффект не может достигаться, С другой стороны, при содержании азота свыше 0,381 мас.упрощается образование нитридов хрома и кремния и ухудшается свойство восстанавливать форму сплава. Поэтому содержание азота должно быть ограничено пределом 0,002 - 0,381 мас..8. Отношение общего содержания аустенитобразующих элементов к общему содержанию ферритобразующих элементов;необходимо до приложения пластической деформации, чтобы маточная фаза сплава при определенной температуре состояла исключительно из аустенита или в основном из аустенита и небольшого количества я-мартенсита. Поэтому согласно настоящему изобретению должны...

Номер патента: 1827674

Опубликовано: 15.07.1993

Авторы: Байков, Кислинский, Коробко

МПК: G06F 12/04

Метки: адреса, памяти, формирования

...установленному на выходах 13 устройства, и одновременно на один такт по второму входу изгруппы управляющих входов 15 на управляющий вход регистра 2 поступает сигнал разрешения приема. По ближайшему синхроимпульсу очередной адрес принимается в регистр 2, с выходов которого поступает на выходы 13 устройства и на входы сумматоров 3, 4 для очередной модификации. При обслуживании очередного запроса абонента процесс повторяется, Дешифраторц 6, 9 и коммутатор 11 заблокированы выходным сигналом триггера 7 и не участвуют в работе.Если триггер 7 установлен в единицу, то на второй вход младшего разряда сумматора поступает сигнал, соответствующий уровню логического нуля. Однако разблокируются дешифраторы б, 9 и коммутатор 11. Вследствие этого...

Номер патента: 1829046

Опубликовано: 23.07.1993

Авторы: Боженко, Мешков

МПК: G11C 7/00

Метки: зон, памяти, поиска, свободных

...11, К выходу 8 подключается вход 7. По Ах устанавливается в "0" соответствующий выход дешифратора 15 преобразователя 1, При его совпадении с признаком свободы зоны, также уровня "0", соответствующий элемент 16 эквивалентности формирует признак занятости уровня "1", который и записывается по положительному фронту СИ в соответствующий разряд регистра 2, Поскольку прочие выходы дешифратора 15 - в состоянии "1", то при совпадении "1" с признаком свободы зоны "0" на выходе элемента 16 устанавливается в "0", а при совпадении с признаком занятости "1" устанавливается"1" и в прочих разрядах регистра подтверждаются ранее установленные признаки, При установке в "1" всех разрядов регистра 2, которые передаются на вход шифратора 3, на выходе...

Номер патента: 1830548

Опубликовано: 30.07.1993

Авторы: Гаврилов, Фомин

МПК: G11C 29/00

Метки: блоков, памяти, постоянной

...ИЛИ 9 - на вход запись - чтение этого блока обеспечивая режим записи,Во время действия импульса "Продолжение проверки" триггер 9 остается в состоянии "0", и на первом управляющем входе коммутатора (младшем разряде) присутствует сигнал логической "1". На адресные входы блока оперативной памяти в это время через вторую группу входов коммутатора 11 подается код адреса ячейки, в которой был обнаружен сбой информации,Таким образом, по этому адресу в блоке оперативной памяти по сигналу "Продолжение проверки" производится запись логической "1".По заднему фронту импульса "Продолжение проверки", поступающему через элемент ИЛИ 10 на синхровход триггера 6, производится установка последнего в состояние "1", и на втором входе элемента И 8...

Номер патента: 1833919

Опубликовано: 15.08.1993

Авторы: Либерг, Фролова

МПК: G11C 29/00

Метки: оперативной, памяти

...Далее происходит считывание информации по всем адресам, в момент окончания которого в результате обратного опрокидывания триггера записи-чтения 2 сигнал с его инверсного выхода, пройдя через второй элемент ИЛИ 14 и второй демультиплексор 12, поступит на вход прямого счета и запишет единицу в счетчик кадров 4, В очередном кадре записи единица будет записана по первому адресу, так как блок сравнения 5 сработает в момент совпадения состояний счетчиков 1 и 4. По всем остальным ячейкам памяти будет записана нулевая информация,Такая последовательность работы будет соблюдаться до момента окончания первого цикла, то есть когда импульс с выхода прямого переноса счетчика кадров 4, пройдя через второй мультиплексор 16, не установит первый...

Номер патента: 1833920

Опубликовано: 15.08.1993

Автор: Панов

МПК: G11C 29/00

Метки: блоков, памяти

...46, шинные формирователи 47 и 48 блока 1. Младшие разряды адреса (АО-А 7) поступают в шины 32, 19 и подаются на соответствующие адресные входы блока 18 и блока 3. Старшие разряды адреса (А 8-А 15) поступают в шину 20 и записываются в регистр 95 сигналом АОЯТВ. Выходы регистра 35 подключаются на соответствующие адресные входы блока18.Так как нулевой канал контроллера 33запрограммирован на режим записи, тестовая последовательносгь считывается из блока 3 (сигналом 26 "чтение", который подается нэ 1-ый вход "чтение" блока) через10 20 блок сравнения 8 30 35 40 50 55 коммутатор 4 поступает в проверяемый блок 18 и записывается по сигналу 28 "запись в память". После окончания обслужйвания нулевого канала контроллер 33 выставляет сигнал ЕОР...

Номер патента: 1836686

Опубликовано: 23.08.1993

Авторы: Алешин, Копошилко, Николашин, Соляник

МПК: G06F 12/00

Метки: доступа, общей, памяти

...блока 16 управления поступает на вторые входы ДШУ ЗЛ и дополнительного блока 8 управления и служит для управления их работой, Появление на втором входе блока дополнипись" обеспечивает одновременное появление сигналов на первом и втором выходах дополнительного блока 8. управления; а появление признака "Чтение" - лишь на первом, либо втором выходах в зависимости от присутствия сигнала старшего разряда адреса блока памяти на третьем входе дополнительного блока ЯЛ управления.В режиме "Запись" происходит подключение процессора 1, с помощью блоков 4. и 4.Й+ мультиплексоров к двум кольцевым шиизм, благодаря выработанным сигналам управления на первом и втором выходах дополнительного блока 8, управления. Появление этих сигналов обусловлено...

Номер патента: 1836723

Опубликовано: 23.08.1993

Авторы: Белалов, Рудаков

МПК: G11C 29/00

Метки: блоков, памяти, сопряжения

...срабатывают триггер 41, элемент 42, выход 2,1 блока 2.Если устройство не занято выполнением обращения к памяти, блок выбора режима 3 устанавливается в состоянии регенерации и выдает сигнал 3.1, что приводит к запуску сдвигателя 43, с выхода которого вырабатываются управляющие сигналы на выходах 2,2 - 2.5 в блок выбора режима 3, блок 5, мультиплексор адреса 6, счетчик 7,Блок 5 дешифратора выдает сигналы ВАЗ 5.6-5,9 на выходы 30. Мультиплексор 6 адреса передает адрес регенерации со счетчика 7 на выходы 29,В конце цикла регенерации счетчик 7 переключается по сигналу 2,5 и подготавливает следующий адрес регенерации. В режиме отмены регенерации со входа 22 наблок 1 генераторов поступает .низкий уро-.вень, который блокирует работу...

Номер патента: 2001430

Опубликовано: 15.10.1993

Автор: Рыбин

МПК: G06F 12/08

Метки: блоками, памяти

...20 25 30 35 40 45 50 55 элементов И блока выбора памяти, выход -го элемента ИЛИ подключен ко второму входу 1-го элемента И, выход которого соединен с синхровходом 1-го триггера, вход установки в единичное состояние первого триггера соединен с входом установки остальных триггеров в нулевое состояние и входом начальной установки устройства. Схема устройства представлена на чертеже,Устройство содержит регистр 1, дешифратор 2, блок выбора памяти 3, который включает триггеры 4, элементы И 5, элементы ИЛИ 6, элемент задержки 7, информационные входы 8, вход 9 записи, вход 10 начальной установки, выходы 11 управления блоками памяти.Введение блока выбора памяти в устройство управления блоками памяти отличает его от прототипа тем, что действие...

Номер патента: 2001452

Опубликовано: 15.10.1993

Авторы: Жуков, Светличная

МПК: G11C 29/00

Метки: блоков, памяти

...поступают соответст 5 10 15 20 25 30 35 40 45 50 55 венно на инФормационные входы 34 и вход разрешения записи 35 блока 9Сдвиговые входы регистра 37 управляющего слова блока 1 управления (фиг 2), счетчика 38 кадров, счетчика 39 малого цикла и счетчика 40 регенерации объединены и подключены к информационному входу 10 блока 1 управления, Первый вход из группы вторых 11-2 управляющих входов блока 1 управления подключен к первым синхровходам регистра 37 управляющего слова, счетчика 38 кадров, счетчика 39 малого цикла и счетчика 40 регенерации, а вторые входы из группы вторых управляющих входов 11-2 блока управления соединены со входами разрешения сдвига соответственно регистра 37 управляющего слова, счетчика 38 кадров, счетчика 39 малого...

Номер патента: 2002318

Опубликовано: 30.10.1993

Авторы: Жуков, Светличная

МПК: G11C 29/00

Метки: блоков, памяти

...входов блока формирования тестов, четвертая группа выходов блока памяти алгоритмов дополнительно соединена с четвертой группой информационных входов блока формирования тестов, третья группа выходов блока формирования адреса соединена с пятой группой информационных входов блока формирования тестов, а его четвертый выход соединен с вторым управляющим входам блока памяти алгоритмов 35 40 45 50 тестирования, вторая группа выходов блока формирования тестов соединена с первыми входами блока эталонной памяти, выходы которого через формирователь эталонного числа соединены с инФормационными вхаформирования тестов, блока управления, и дами регистра эталонного числа, выходы коблока памяти образуют четвертую группу информационных выходов...

Номер патента: 1501801

Опубликовано: 15.02.1994

Авторы: Мальцев, Милошевский, Нагин, Тюлькин, Шукатко

МПК: G11C 11/40

Метки: восстановления, информации, памяти, ячейке

СПОСОБ ВОССТАНОВЛЕНИЯ ИНФОРМАЦИИ В ЯЧЕЙКЕ ПАМЯТИ, заключающийся в подаче напряжения на входы коммутации, программировании и стирании информации с последующим уменьшением напряжения на входе программирования, отличающийся тем, что, с целью увеличения срока службы ячейки памяти, перед подачей напряжения на вход программирования ячейки памяти, величину напряжения питания уменьшают до значения, меньшего номинального напряжения питания, но большего минимального напряжения хранения информации в ячейке памяти, а после снятия напряжения со входа программирования ячейки памяти напряжение питания восстанавливают до номинального значения.

Номер патента: 1308063

Опубликовано: 15.03.1994

Авторы: Мальцев, Милошевский, Нагин, Траилин, Тюлькин, Чернышев

МПК: G11C 11/40

Метки: памяти, ячейка

1. ЯЧЕЙКА ПАМЯТИ по авт. св. N 1115106, отличающаяся тем, что, с целью повышения быстродействия восстановления информации в ячейке памяти, в нее введены два коммутирующих транзистора, затворы которых являются коммутирующим входом ячейки, а истоки запоминающих МНОП-транзисторов подключены к стокам соответствующих коммутирующих транзисторов, истоки которых подключены к выходам триггера.2. Ячейка памяти по п. 1, отличающаяся тем, что стоки запоминающих МНОП-транзисторов подключены к истокам соответствующих коммутирующих транзисторов, стоки которых подключены к выходам триггера.

Номер патента: 1318096

Опубликовано: 15.03.1994

Авторы: Мальцев, Милошевский, Нагин, Тюлькин

МПК: G11C 11/40

Метки: памяти, ячейка

ЯЧЕЙКА ПАМЯТИ, содержащая триггер, первый и второй элементы выборки, каждый из которых выполнен на транзисторе выборки, истоки транзисторов выборки соединены соответственно с первым и вторым информационными входами-выходами триггера, стоки являются соответственно первым и вторым числовыми входами-выходами ячейки памяти, а затворы - адресным входом ячейки памяти, энергонезависимый элемент памяти, состоящий из первого и второго запоминающих МНОП-транзисторов, первого и второго ключевых транзисторов, затворы которых являются входом стирания ячейки памяти, а стоки соединены с истоками запоминающих МНОП-транзисторов, затворы которых являются входом записи ячейки памяти, отличающаяся тем, что, с целью повышения надежности восстановления...

Номер патента: 1582834

Опубликовано: 15.03.1994

Авторы: Мальцев, Милошевский, Нагин, Тюлькин

МПК: G01R 31/26

Метки: основе, памяти, пноп-структуры, программирования, ячейки

СПОСОБ ОПРЕДЕЛЕНИЯ НАПРЯЖЕНИЯ ПРОГРАММИРОВАНИЯ ЯЧЕЙКИ ПАМЯТИ НА ОСНОВЕ ПНОП-СТРУКТУРЫ, отличающийся тем, что, с целью повышения производительности способа, на ПНОП-структуру подают нарастающее напряжение и при этом контролируют величину сквозного тока через ПНОП-структуру, при достижении сквозным током заданного значения определяют соответствующую ему величину приложенного напряжения, которое является напряжением программирования.

Номер патента: 1149792

Опубликовано: 30.03.1994

Авторы: Золотарев, Фетисов, Фукс, Хафизов

МПК: G11C 27/02

Метки: аналоговый, памяти, элемент

АНАЛОГОВЫЙ ЭЛЕМЕНТ ПАМЯТИ , содеpжащий подложку из полупpоводника одного типа пpоводимости, компенсиpованного пpимесью с глубоким энеpгетическим уpовнем, слой полупpоводника дpугого типа пpоводимости, слой диэлектpика и электpод из пpоводящего матеpиала, последовательно pасположенные на повеpхности подложки, отличающийся тем, что, с целью повышения инфоpмации емкости за счет возможности хpанения двух заpядовых сигналов, толщина подложки меньше пpедельной пpолетной длины основных носителей заpяда в ней.

Номер патента: 1253350

Опубликовано: 15.04.1994

Авторы: Мальцев, Милошевский, Нагин, Тюлькин

МПК: G11C 11/40

Метки: памяти, элемент

ЭЛЕМЕНТ ПАМЯТИ, содержащий первый запоминающий транзистор, первый и второй управляющие транзисторы, истоки которых подключены к шине нулевого потенциала, затворы являются соответственно информационным и управляющим входами элемента памяти, первый ограничительный элемент, отличающийся тем, что, с целью увеличения времени хранения информации, в него введены второй ограничительный элемент и второй запоминающий транзистор, у которого затвор и сток объединены и подключены к затвору первого запоминающего транзистора и через второй ограничительный элемент - к второму управляющему входу, стоки первого и второго управляющих транзисторов подключены к истоку второго запоминающего транзистора, исток первого запоминающего транзистора подключен к шине...

Номер патента: 1403860

Опубликовано: 30.04.1994

Авторы: Мовчан, Плотников

МПК: G06F 12/16, G11C 29/00

Метки: защиты, информацию, отключении, памяти, питания, сохраняющей

УСТРОЙСТВО ЗАЩИТЫ ПАМЯТИ, НЕ СОХРАНЯЮЩЕЙ ИНФОРМАЦИЮ ПРИ ОТКЛЮЧЕНИИ ПИТАНИЯ, содержащее два диода, резервный источник питания, причем анод первого диода подключен к входу питания устройства, катод первого диода соединен с катодом второго диода и с выходом питания устройства, катод резервного источника питания подключен к выводу общей шины устройства, отличающееся тем, что, с целью уменьшения энергопотребления от резервного источника питания за счет подключения его к запоминающему устройству только на время хранения зарегистрированной информации, в него введены триггер и ключ, причем управляющий вход ключа подключен к выходу триггера, вход установки которого подключен к входу питания устройства, вход сброса триггера является входом сброса...